专利名称：一种编码方法、译码方法及编码装置、译码装置的制作方法
技术领域：
本发明涉及通信领域，尤其涉及一种编码方法、译码方法及编码装置、译码装置。
背景技术：
在目前普遍采用的高速信息传输系统中，通常需要在发送端对所要发送的信息进行FEC(Forward Error Correction,前向纠错)编码,在接收端,通过相应的FEC译码器纠正传输链路中的错误并输出需要的信息。其中，FEC即是指信息在被发送之前预先对其按一定的格式进行处理，在接收端则按规定的算法进行解码以达到找出错码并纠错的这样ー种技术。随着高速信息传输系统的发展，对FEC技术也提出了更高的要求。高性能，高流量，低实现难度的FEC编码译码器成为系统设计的关键。使用具有较高传输性能的 LDPC(Low Density Parity Code,低密度奇偶校验码)码传输信息逐渐成为FEC技术的主流编码方式。LDPC码是ー类具有可逼近香农限的具有増益特性的FEC码字。LDPC编译码都是针对单个分组信息进行，LDPC译码是通过校验矩阵(H矩阵)来实现的。H矩阵为ー个MXN矩阵，其中，N为分组码长度，K为信息的长度，M = N-K，表示有M个校验方程。H矩阵的每行均表示一个校验方程。一般LDPC分组译码器将M个校验方程分为m层，每层含有M/m个校验方程。译码过程就是LDPC分组译码器将ー个码字，分别用第I层 第m层校验方程进行校验，输出的信息会反馈回LDPC分组译码器输入端进行多次迭代，直到完成译码。由于信息传输的性能受到LDPC码长的限制，为了实现高性能、高呑吐量的FEC编译码，LDPC码通常需要很长的码长。但由于LDPC属于线性分组码，所以当单次处理信息的码长较长时，会増加电路的实现难度，同时还大量増加了逻辑资源的消耗，从而严重影响了编译码的性能。
发明内容
本发明的实施例提供一种编码方法、译码方法及编码装置、译码装置，降低了单次处理信息的码长，从而降低了电路的实现难度，提高了编译码的性能。为达到上述目的，本发明的实施例采用如下技术方案一方面，提供一种编码方法，包括将输入的K比特信息平均分为η组，以も、k2......kn表示各分组的信息；将第ん组信息与第VpV2......ki_n+1组的η-l个已编码码字VwV2......Vi^1
组合，得到待编码码字；当所述已编码码字的序号小于等于O时，所述已编码码字为历史信息；对所述待编码码字采用低密度奇偶校验码LDPC校验矩阵进行编码，生成的校验位与所述第も组信息组成已编码码字Vi ；输出已编码码字V1'V2......Vn;
其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为η组，每组包括N/n个子矩阵；i e [I,η],且所述N、m、n、i均为正整数。另ー方面，提供一种译码方法，包括将输入的已编码码字Vi与Vi^ViJ......Vi_n+1组成ー个码字，采用LDPC校验矩阵
进行译码，得到第も组信息；当所述已编码码字的序号小于等于O时，所述已编码码字为历史イ目息;得到译码后的第も、k2......kn组信息后，组合得到所述K比特信息；输出所述K比特信息；其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平 均分为η组，每组包括N/n个子矩阵；i e [I,η],且所述N、m、n、i均为正整数。一方面，提供一种编码装置，包括编码输入単元，用于输入K比特信息；编码处理单元，用于将输入的K比特信息平均分为η组，以ki、k2......kn表
示各分组的信息；将第K组信息与第U、V2......ki_n+1组的η-l个已编码码字Vh、
\-2......v,_n+1组合，得到待编码码字；当所述已编码码字的序号小于等于O时，所述已编
码码字为历史信息；对所述待编码码字采用LDPC校验矩阵进行编码，生成的校验位与所述第h组信息组成已编码码字Vi ；编码输出単元，用于输出已编码码字......Vn;其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为η组，每组包括N/n个子矩阵；i e [I,η],且所述N、m、n、i均为正整数。另ー方面，提供一种译码装置，包括译码输入单元,用于输入已编码码字Vi与Vi^ViI......Vi_n+1 ；至少ー个译码处理单元，用于将输入的已编码码字Vi与Vg、\_2......\_η+1组成
ー个码字，采用LDPC校验矩阵进行译码，得到第Ici组信息；当所述已编码码字的序号小于
等于O时，所述已编码码字为历史信息；在得到译码后的第ki、k2......kn组信息后，组合得
到所述K比特信息；译码输出単元，用于输出所述K比特信息；其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为η组，每组包括N/n个子矩阵；i e [I,η],且所述N、m、n、i均为正整数。本发明实施例提供的一种编码方法、译码方法及编码装置、译码装置，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另ー方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例提供的一种编码方法的流程示意图；图2为本发明实施例提供的一种译码方法的流程示意图；图3a为ー种原始校验矩阵的示意图；图3b为本发明实施例提供的一种经过延展变形得到的校验矩阵的示意图；图4a为另ー原始校验矩阵的示意图；图4b为本发明实施例提供的另ー经过延展变形得到的校验矩阵的示意图；
图5为本发明实施例提供的一种编码装置的结构示意图；图6为本发明实施例提供的另ー编码装置的结构示意图；图7为本发明实施例提供的一种译码装置的结构示意图；图8为本发明实施例提供的一种译码装置的连接示意图；图9为本发明实施例提供的另ー译码装置的连接示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例提供的一种编码方法，如图I所示，包括S101、编码装置将输入的K比特信息平均分为η组，以も、k2......kn表示各分组
的信息。S102、编码装置将第Ici组信息与第U、V2......ki_n+1组的η-l个已编码码字
VifAV2......Vi_n+1组合，得到待编码码字；当已编码码字的序号小于等于O时，该已编码码
字为历史信息。S103、编码装置对待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第Ici组信息组成已编码码字S104、编码装置输出已编码码字V2......Vn。其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为η组,姆组包括N/n个子矩阵；i e [I, η],且N、m、n、i均为正整数。需要说明的是，在上述编码方法中，历史信息是指在第Ic1组信息输入之前的各组信息经过编码的已编码码字。因为第も组信息是编码过程的第一组输入信息，所以历史信息可以是预设值，该历史信息还可以等于O。本发明实施例提供的一种编码方法，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。
本发明实施例提供的一种译码方法，如图2所示，包括S201、译码装置将输入的已编码码字Vi与Vi^Vu......Vi^1组成ー个码字，采用
LDPC校验矩阵进行译码，得到第Ici组信息；当已编码码字的序号小于等于O吋，该已编码码字为历史信息；S202、译码装置得到译码后的第も、k2......kn组信息后，组合得到K比特信息；S203、译码装置输出该K比特信息；其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为η组,姆组包括N/n个子矩阵；i e [I, η],且N、m、n、i均为正整数。需要说明的是，在上述译码方法中，历史信息是指在第V1组已编码码字输入之前 的各组已编码码字。因为第V1组已编码码字是译码过程的第一组输入信息，所以历史信息可以是预设值，该历史信息还可以等于O。本发明实施例提供的一种译码方法，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。本发明实施例提供了一种编码方法，该方法基于连续扩展型校验矩阵，采用级联流水的卷积方式进行编码。原始校验矩阵如图3a所示，其中，校验矩阵的大小为mXN，包括m层，每层表示一个校验方程，每层包括N个子矩阵，N个子矩阵按列平均分为η组，每组包括N/n个子矩阵,其中，m = 4、η = 4、N = 24。即校验矩阵包括4层,姆层4列，姆一列又包括6子列(图中未表示出)。将该校验矩阵经过延展变形得到如图3b所示的校验矩阵H，由于校验矩阵H是由无限个原始校验矩阵左右首尾相连，并从左至右逐列下移延展至无穷，每列仍是4层，因此可以分别以H1L、H2L、H3L和H4L循环表示每层的校验方程，示例性的，HlL即为图3b中虚线所示的层。具体的编码过程可以描述如下将输入的K比特信息平均分为4组，以も、k2、k3、k4表示各分组的信息。将第Iii组信息与第k^、ki_2、U组的3个已编码码字V^、V"、I3组合，得到待编码码字。对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第Ici组信息组成已编码码字Vitl其中，ie [1,4]。例如，当i为3吋，将第k3组信息与第k2、も、k0组的3个已编码码字V2、V1, V0组合，得到待编码码字。再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k3组信息组成已编码码字V3。需要说明的是，其中的V2是第k2组信息采用相同的编码方法得到的已编码码字，即第k2组信息与第Wie1组的3个已编码码字m组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。同理，在第k3组信息和第k2组信息进行编码过程中出现的V1是第Ic1组信息采用相同的编码方法得到的已编码码字，即第h组信息与第Iv kf k_2组的3个已编码码字Vtl J-Pt2组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。特别地，已编码码字Vtl. V_p V_2为历史信息，可以令m为O。可见，在对第も组信息进行编码的过程中，i是按照I至4由小到大的顺序进行取值的，即按照由第も组信息到第k4组信息的顺序依次输入进行编码的。具体过程可描述如下。输入第Ic1组数据，參照校验矩阵H中的第HlL层校验关系，与I^kfle2组的经过编码后的已编码码字％、V_i、V_2组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与Ic1组成已编码码字V”其中，第Iv h、k_2组数据表示的是在第h组数据之前进行编码的数据组，第Iv kf k_2组数据的经过编码后的已编码码字％、V_p V_2为历史信息。在本实施例中，因为以第Ic1组作为第一组进行编码的数据，因此Ivkfle2组数据取预设值组的经过编码后的已编码码字WI2也为O。
输入第k2组数据，參照校验矩阵H中的第H2L层校验关系，与も、k0, Ie1组的经过编码后的已编码码字V1. V0, I1组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k2组成已编码码字V2。其中，V1即为之前第ん组数据的已编码码字。输入第k3组数据，參照校验矩阵H中的第H3L层校验关系，与k2、k0组的经过编码后的已编码码字V2JpVtl组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k3组成已编码码字V3。输入第k4组数据，參照校验矩阵H中的第H4L层校验关系，与k3、k2、Ic1组的经过编码后的已编码码字W1组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k4组成已编码码字V4。最终得到的vv2、v3、v4即为输入数据VHk4的已编码码字，已编码码字Vp\、V3> V4按顺序依次输出编码装置，编码过程完成。需要说明的是，本发明实施例中的m = 4、η = 4、N = 24,这样ー种取值仅为ー种示例性的取值方式。其中，m可以是任意正整数，η小于N，且N/n的值为正整数。本发明实施例提供的一种编码方法，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。本发明实施例提供ー种与上述编码方法对应的译码方法，參照图3b所示的校验矩阵H,同样取m = 4、n = 4、N = 24,取规定次数1 = 6。其中，规定次数是指校验矩阵H的延展次数，校验矩阵H延展次数越多，译码过程中进行的译码校验次数越多，译码的性能也就越好，规定次数即为译码处理単元的个数。规定次数可以是人为设定的，理论上该规定次数越大越好，但随着规定次数的増大，所需要的译码处理单元也就越多，成本也就越高。这里可以优选规定次数I = 6，即需要进行六级译码处理过程。具体的译码过程可以描述如下将输入的已编码码字Vi与VifVifVn组成ー个码字，采用LDPC校验矩阵进行译码，得到第Iii组イg息。其中，ie [1,4]。
与编码过程相对应，在对Vi进行译码的过程中，i是按照I至4由小到大的顺序进行取值的，即译码装置对依次输入的已编码码字H v3、V4进行译码。已编码码字V1输入译码装置，參照校验矩阵H中的第HlL层校验关系，V1与Vp
V_2组成ー个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’ i、V’ 0、f _i、V’ 2以及缓存数据CpCc^CfCL2 ;在第二级译码处理过程中，对第一级输出码字V’ i、V’ 0、r _i、V’ 2以及缓存数据C1,CpCfCL2采用LDPC校验矩阵进行译码，输出V21 J2tlJ2-P v2_2以及更新后的缓存数据C，pC，0、c，十。，_2 ;以此类推，在第六级译码处理过程中，对第五级输出码字V51J5tl, V%、V5_2以及缓存数据C41, C40, C%、C4_2采用LDPC校验矩阵进行译码，输出h、ivkfkf其中，m2组数据表示的是在第V1组数据之前已编码的码字，在本实施例中，因为以第V1组作为第一组进行译码的数据，因此Vtl. v_i、v_2组数据取预设值0，V0, H2组的经过译码后得到的Iv k_i、k_2也为O。已编码码字V2输入译码装置，參照校验矩阵H中的第H2L层校验关系，V2与V1.H组成ー个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码， 输出V’ 2、V’ i、V’ p V’ !以及缓存数据C2、C1. Ctl. CL1 ;在第二级译码处理过程中，对第一级输出码字V 2、V’ ^ V’ ο, V’ !以及缓存数据C2、C1. C0, CL1采用LDPC校验矩阵进行译码，输出V22、V21. VYVL1以及更新后的缓存数据C’ 2、C’ ^C’『C’ !;以此类推，在第六级译码处理过程中，对第五级输出码字V52J51J5tl. V%以及缓存数据C42、C41.C4tl.Ct1采用LDPC校验矩阵进行译码，输出kpkpkpkf其中，用于组成译码码字的V1即是之前已输入译码装置的已编码码字Vp已编码码字V3输入译码装置，參照校验矩阵H中的第H3L层校验关系，V3与\、\、Vtl组成ー个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’ 3、V’ 2、V’ i、V’ ^以及缓存数据CpC2JpCci ;在第二级译码处理过程中，对第一级输出码字V’ 3、V’ 2、V’いV’ ^以及缓存数据C3、C2、C1, Ctl采用LDPC校验矩阵进行译码，输出V23, V22, V21, V20以及更新后的缓存数据C’ 3、C’ 2、C’ pC’ C1 ;以此类推，在第六级译码处理过程中，对第五级输出码字v53、V52, V51, V50以及缓存数据C43、CV C41, C40采用LDPC校验矩阵进行译码，输出k3、k2、kp kQ。已编码码字V4输入译码装置，參照校验矩阵H中的第H4L层校验关系，V4与V3、\、V1组成ー个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’ 4、V’ 3、V’ 2、V’ i以及缓存数据(VCpC^C1 ;在第二级译码处理过程中，对第一级输出码字V’ 4、V’ 3、V’ 2、V’ !以及缓存数据C4、C3、C2、C1采用LDPC校验矩阵进行译码，输出V24, V23, V22, V21以及更新后的缓存数据c’ 4、c’ 3、c’ 2、c’ i ;以此类推，在第六级译码处理过程中，对第五级输出码字v54、V53、V52, V51以及缓存数据C44、C43, CV C41采用LDPC校验矩阵进行译码，输出HH在完成对最后一组已编码码字V4的译码后,译码过程结束,最终输出的k4、k3、k2、Ic1即为V4、V3、V2、V1的译码结果，译码装置按照も、k2、k3、k4的顺序重新组合即得到K比特信息，译码装置输出该K比特信息，译码完成。需要说明的是,本发明实施例中的m = 4、n = 4、N = 24,规定次数I = 6,这样ー种取值仅为ー种示例性的取值方式。其中，m、I可以是任意正整数，η小于N，且N/n的值为正整数。
本发明实施例提供的一种译码方法，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。本发明实施例还提供了一种基于交织型校验矩阵，采用级联流水的卷积编译码方法。图4a中的原始校验矩阵为交织型校验矩阵，与图3a所示的原始校验矩阵相比，交织型校验矩阵存在空层，非空层数为m。由于交织的方式众多，空层的位置和数量可以是随机的，图4a所示的原始校验矩阵只是ー个示例。按照逐列下移的方法进行延展变形得到的校验矩阵如图4b所示，其中，取m = 4、n = 4、N = 24，分别以H1L、H2L、H3L和H4L循环表示每层的校验方程。具体的编码过程可以描述如下将输入的K比特信息平均分为4组，以も、k2、k3、k4表示各分组的信息。
将第Iii组信息与第k^、ki_2、U组的3个已编码码字V^、V"、I3组合，得到待编码码字。对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第Ici组信息组成已编码码字Vitl其中，ie [1,4]。例如，当i为3吋，将第k3组信息与第k2、も、k0组的3个已编码码字V2、V1, V0组合，得到待编码码字。再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k3组信息组成已编码码字V3。需要说明的是，其中的V2是第k2组信息采用相同的编码方法得到的已编码码字，即第k2组信息与第Wie1组的3个已编码码字m组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。同理，在第k3组信息和第k2组信息进行编码过程中出现的V1是第Ic1组信息采用相同的编码方法得到的已编码码字，即第h组信息与第Ivkf k_2组的3个已编码码字Vtl J-Pt2组合，得到待编码码字；再对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第k2组信息组成已编码码字V2。特别地，已编码码字Vtl. V_p V_2为历史信息，可以令Wl2为O。可见，在对第Ici组信息进行编码的过程中，i是按照I至4由小到大的顺序进行取值的，即按照由第h组信息到第k4组信息的顺序依次输入进行编码的。具体过程可描述如下。输入第Ic1组数据，參照校验矩阵H中的第HlL层校验关系，与I^kfle2组的经过编码后的已编码码字％、V_i、V_2组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与Ic1组成已编码码字V”其中，第Iv h、k_2组数据取预设值0，kpkfh组的经过编码后的已编码码字VpVft2也为O。需要说明的是，上述第VV k_i、k_2组输入数据与已编码码字\、V v_i、v_2均指的是逻辑上的分组，即ー组序号相连的输入数据或已编码码字在逻辑上是相连的。在上一实施例，校验矩阵非交织，逻辑上的分组号即为实际数据分组号；在本发明实施例中，可以參照图4所示的校验矩阵，第kp Iv k_i、k_2组输入数据分别对照第kp k0, k_2、k_5组实际数据，已编码码字V1, V。、V_i、V_2分别对照已编码码字V1, V。、v_2、v_5。以下可以參照校验矩阵非交织情况下的编码方法，直至输入第k4组数据，參照校验矩阵H中的第H4L层校验关系，与Hk1组的经过编码后的已编码码字V3J2J1组合，得到4组数据组合后的待编码码字，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与k4组成已编码码字V4。其中，第k4、k3、k2、Ic1组输入数据分别对照第k4、k3、も、k_2组实际数据，已编码码字V4、V3、V2、V1分别对照已编码码字V4、V3、V V_2。最终得到的VV2、V3、V4即为输入数据Vk2、k3、k4的已编码码字，已编码码字V:、\、V3> V4按顺序依次输出编码装置，编码过程完成。參照图4b所示的校验矩阵，同样取m = 4、n = 4、N = 24,取规定次数I = 6,相对应的译码方法可以描述如下将输入的已编码码字Vi与VifVifVn组成ー个码字，采用LDPC校验矩阵进行译码，得到第Iii组イg息。其中，ie [1,4]。与编码过程相对应，在对Vi进行译码的过程中，i是按照I至4由小到大的顺序进 行取值的，即译码装置对依次输入的已编码码字H v3、V4进行译码。已编码码字V1输入译码装置，參照校验矩阵H中的第HlL层校验关系，V1与V。、H2组成ー个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’ pV’ 0、f _i、V’ 2以及缓存数据CpCc^CfCL2 ;在第二级译码处理过程中，对第一级输出码字V’ i、V’ 0、r _i、V’ 2以及缓存数据C1,CpCfCL2采用LDPC校验矩阵进行译码，输出N21O2-J2_2以及更新后的缓存数据C’ゾ’『C’ ^c’ _2;以此类推，在第六级译码处理过程中，对第五级输出码字V51J5tl, V%、V5_2以及缓存数据C41, C40, C%、C4_2采用LDPC校验矩阵进行译码，输出kp k0, k_i、k_2。其中，V0, V_i、V_2组数据取预设值0，V0, V_i、V_2组的经过译码后得到的Iv k_i、k_2也为O。与编码过程同理，上述已编码码字W V_i、V_2与第kp Iv k_i、k_2组输入数据均指的是逻辑上的分组，在本发明实施例中，可以參照图4b所示的校验矩阵，已编码码字'、V I'、V-2分别对照已编码码字\、V v_2、v_5，第kp V k_i、k_2组输入数据分别对照第kpkQ、k_2、k_5组实际数据。以下可以參照校验矩阵非交织情况下的译码方法，直至已编码码字V4输入译码装置，參照校验矩阵H中的第H4L层校验关系，V4与V3、V2、V1组成ー个码字，在第一级译码处理过程中，对上述码字采用LDPC校验矩阵进行译码，输出V’ 4、v’ 3、v’ 2、r ,以及缓存数据c4> C3>C2, C1 ;在第二级译码处理过程中，对第一级输出码字V’ 4、v’ 3、v’ 2、v’ i以及缓存数据C4、C3、C2、C1采用LDPC校验矩阵进行译码，输出V24、V23, V22, V21以及更新后的缓存数据C’ 4、C’ 3、C’ 2、C’ i ;以此类推，在第六级译码处理过程中，对第五级输出码字V5PV53J52J51以及缓存数据c44、CV CV C41采用LDPC校验矩阵进行译码，输出k4、k3、k2、k10其中，已编码码字分别对照已编码码字V4JpV1, v_2，第mb组输入数据分别对照第k4、k3、ki、k_2组实际数据。在完成对最后一组已编码码字V4的译码后,译码过程结束,最终输出的k4、k3、k2、Ic1即为V4、V3、V2、V1的译码结果，译码装置按照も、k2、k3、k4的顺序重新组合即得到K比特信息，译码装置输出该K比特信息，译码完成。需要说明的是，本发明实施例中的m = 4、n = 4、N = 24,规定次数I = 6,这样ー种取值仅为ー种示例性的取值方式。其中，m、I可以是任意正整数，η小于N，且N/n的值为正整数。校验矩阵经过交织后，输入数据与已编码码字的逻辑分组号与实际数据分组号的对应关系并不唯一，本发明实施例提供的编译码方法中的，输入数据与已编码码字的逻辑分组号与实际数据分组号的对应关系只是ー种示例性的情况。校验矩阵经过交织产生的其他任何逻辑分组号与实际数据分组号的对应关系都是用于本发明实施例所提供的方法，都应纳入本发明的保护范围之内。本发明实施例提供的一种编码方法、译码方法，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另ー方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。本发明实施例提供的编码装置50，如图5所示，包括编码输入単元501，用于输入K比特信息； 编码处理单元502，用于将输入的K比特信息平均分为η组，以も、k2......kn表
示各分组的信息；将第K组信息与第U、V2......ki_n+1组的η-l个已编码码字Vh、
\-2......v,_n+1组合，得到待编码码字；当已编码码字的序号小于等于O时，该已编码码字
为历史信息；对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi ； 编码输出単元503，用于输出已编码码字V1、V2......Vn；其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为η组,姆组包括N/n个子矩阵；i e [I, η],且N、m、n、i均为正整数。本发明实施例提供的一种编码装置，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。进ー步地,如图6所示,编码处理单元502包括分组模块5021，用于将输入的K比特信息平均分为η组，以I^k2......kn表示各
分组的信息；数据组合模块5022，用于将第Ici组信息与第Uh......ki_n+1组的η-l个已编
码码字し、\_2......Vi_n+1组合，得到待编码码字；当已编码码字的序号小于等于O吋，该
已编码码字为历史信息；处理模块5023，对该待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第h组信息组成已编码码字本发明实施例提供的译码装置70，如图7所示，包括译码输入单元701，用于输入已编码码字Vi与Vi^ViI......Vi_n+1 ；至少ー个译码处理单元702，用于将输入的已编码码字Vi与......Vi_n+1组
成ー个码字，采用LDPC校验矩阵进行译码，得到第Ici组信息；当已编码码字的序号小于等于O时，该已编码码字为历史信息；在得到译码后的第ki、k2......kn·信息后，组合得到K比特信息；译码输出单元703，用于输出该K比特信息；其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，该N个子矩阵按列平均分为η组,姆组包括N/n个子矩阵；i e [I, η],且N、m、n、i均为正整数。本发明实施例提供的一种译码装置，通过将输入的K比特信息平均分为η组，这样，单次处理信息的码长就由现有LDPC编译码过程中单次处理信息码长N变为了 N/n (η为正整数)。这样ー来，通过合理选择分组数η就可以大大降低单次处理信息的码长。另一方面，在编译码过程中，每次输入的数据又和之前得到的多个已编码码字组合进行校验，采用这样ー种卷积形式的编译码校验方法，在逻辑上大大增加了处理的总码长，从而有效提高了编译码性能。进ー步地，至少ー个译码处理单元702，还用于将输入的Vi与Vh、Vi_2......Vi_n+1
组成ー个码字，采用LDPC校验矩阵进行译码，得到V’ i、r H、V’ i_2......V’ i_n+1以及缓存
数据 Ci、Ch、;将该 V’ i、V’ Η、ν’ i_2......V’ i_n+1 以及缓存数据 Ci、Ch、组
成码字后再次采用LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第ki组信息。如图8所示,译码装置70还包括至少ー个缓存单元704，用于存储缓存数据。其中，缓存单元704的个数比译码处理单元702少ー个。控制单元705，分别连接至少ー个译码处理单元702和至少ー个缓存单元704，用于控制至少ー个译码处理单元702和至少ー个缓存单元704开启，从而控制整个译码流程。进ー步地，当译码方法基于交织型校验矩阵，采用级联流水的卷积方式进行译码时，如图9所示。缓存单元704的个数与译码处理单元702相等。缓存单元704还用于对输入的数据进行交织处理。以使输入缓存单元704的数据与ー组随机间隔的数据进行组合，生成满足交织型校验矩阵校验关系的ー组码字。其中，输入缓存单元704的数据包括已编码码字和缓存数据。本领域普通技术人员可以理解实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于ー计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种编码方法，其特征在于，包括 将输入的K比特信息平均分为η组，以kp k2......kn表示各分组的信息；将第h组信息与第レ、V2......ki_n+1组的η-l个已编码码字Vh、\_2......Vi^1组合，得到待编码码字；当所述已编码码字的序号小于等于O时，所述已编码码字为历史信息； 对所述待编码码字采用低密度奇偶校验码LDPC校验矩阵进行编码，生成的校验位与所述第h组信息组成已编码码字Vi ； 输出已编码码字V1, V2......Vn； 其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分 为η组，每组包括N/n个子矩阵；i e [1，η]，且所述N、m、n、i均为正整数。
2.—种译码方法，其特征在于，包括将输入的已编码码字Vi与Uh......\_η+1组成ー个码字，采用LDPC校验矩阵进行译码，得到第も组信息；当所述已编码码字的序号小于等于O时，所述已编码码字为历史信息； 得到译码后的第も、k2......kn组信息后，组合得到所述K比特信息； 输出所述K比特信息； 其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为η组，每组包括N/n个子矩阵；i e [1，η]，且所述N、m、n、i均为正整数。
3.根据权利要求2所述的方法，其特征在于，所述将输入的Vi与VifV^2......\_η+1组成ー个码字，采用LDPC校验矩阵进行译码，得到第Ici组信息包括将输入的\与Vi^ \_2......\_η+1组成ー个码字，采用所述LDPC校验矩阵进行译码，得到V，i、V，H、V，ト2......V，卜n+1以及缓存数据Ci'ら、。ト2、Cb ；将所述V’ハV’ H、V’ i_2......V’ _以及缓存数据Ci. C^、(；_2、Ci_3组成码字后再次采用所述LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第Ici组信息。
4.根据权利要求2或3所述的方法，其特征在于，所述η小于所述N，且N/n的值为正整数。
5.一种编码装置，其特征在于，包括 编码输入単元，用于输入K比特信息；编码处理单元，用于将输入的K比特信息平均分为η组，Wkpk2......kn表示各分组的信息；将第K组信息与第1^Λ_2......ki_n+1组的η-l个已编码码字Vh.Vh......Vi^1组合，得到待编码码字；当所述已编码码字的序号小于等于O时，所述已编码码字为历史信息；对所述待编码码字采用LDPC校验矩阵进行编码，生成的校验位与所述第h组信息组成已编码码字Vi ； 编码输出单元，用于输出已编码码字......Vn ； 其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为η组，每组包括N/n个子矩阵；i e [I，η]，且所述N、m、n、i均为正整数。
6.根据权利要求5所述的编码装置，其特征在于，所述编码处理单元包括分组模块，用于将输入的K比特信息平均分为η组，Wkpk2......kn表示各分组的信息；数据组合模块，用于将第ki组信息与第kg、V2......1νη+1组的m-1个已编码码字VifAV2......\_η+1组合，得到待编码码字；当所述已编码码字的序号小于等于O时，所述已编码码字为历史信息； 处理模块，对所述待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第Ici组信息组成已编码码字
7.—种译码装置，其特征在于，包括 译码输入单元，用于输入已编码码字Vi与 'ベ、'々......Vi_n+1 ；至少ー个译码处理单元，用于将输入的已编码码字Vi与Vh、\_2......Vi_n+1组成ー个码字，采用LDPC校验矩阵进行译码，得到第ki组信息；当所述已编码码字的序号小于等于O时，所述已编码码字为历史信息；在得到译码后的第ki、k2......kn·信息后，组合得到所述K比特信息； 译码输出単元，用于输出所述K比特信息； 其中，所述LDPC校验矩阵包括m层，每层包括N个子矩阵，所述N个子矩阵按列平均分为η组，每组包括N/n个子矩阵；i e [1，η]，且所述N、m、n、i均为正整数。
8.根据权利要求7所述的译码装置，其特征在干，所述至少一个译码处理单元，还用于将输入的Vi与Vh.Vh......\_η+1组成ー个码字，采用LDPC校验矩阵进行译码，得到V’パ，h、V’卜2......V’卜时以及缓存数据CpCwCi^(V3 ;将所述V’いV’ η、V’ i_2......V’ _以及缓存数据Ci.し、(；_2、Ci_3组成码字后再次采用所述LDPC校验矩阵进行译码，并以此方式进行规定次数后得到第Ici组信息。
9.根据权利要求7或8所述的译码装置，其特征在于，所述译码装置还包括 至少ー个缓存单元，用于存储所述缓存数据； 控制单元，分别连接所述至少一个译码处理单元和所述至少一个缓存単元，用于控制所述至少一个译码处理单元和所述至少一个缓存単元开启。
全文摘要
本发明实施例提供了一种编译码方法及装置，涉及通信领域，降低了单次处理信息的码长。编码方法将输入的K比特信息平均分为n组，以k1、k2......kn表示各分组的信息；将第ki组信息与第ki-1、ki-2......ki-n+1组的n-1个已编码码字Vi-1、Vi-2......Vi-n+1组合，得到待编码码字；当已编码码字的序号小于等于0时，已编码码字为历史信息；对待编码码字采用LDPC校验矩阵进行编码，生成的校验位与第ki组信息组成已编码码字Vi；输出已编码码字V1、V2......Vn；其中，LDPC校验矩阵包括m层，每层包括N个子矩阵，N个子矩阵按列平均分为n组，每组包括N/n个子矩阵。本发明实施例用于编码、译码。
文档编号H03M13/11GK102725964SQ201180002418
公开日2012年10月10日 申请日期2011年11月17日 优先权日2011年11月17日
发明者喻凡, 常德远, 肖治宇 申请人:华为技术有限公司