专利名称：数据处理设备以及数据处理方法
技术领域：
本发明涉及数据处理设备以及数据处理方法，更具体地说，例如，涉及能够改进抗数据错误性的数据处理设备以及数据处理方法。
背景技术：
LDPC (低密度奇偶校验)码具有高纠错能力，最近例如已经开始广泛用于传输系统，包括诸如在欧洲采用的DVB (数字视频广播)-S.2 (例如，参见非专利文献I)的卫星数字广播。另外，考察LDPC码其对于下一代地面数字广播的应用。按照最近的研究，可以理解，通过使用LDPC码，与Turbo码等类似，随着码长增加，可以获得接近香农极限(Shannon limit)的能力。另外，由于LDPC码具有最小距离与码长成比例的性质，所以LDPC码具有作为其特性的良好块错误概率特性，以及具有在Turbo码等的解码特性中观察到的所谓错误地板(error floor)现象多不会发生的优点。在下文中，将更具体地描述LDPC码。LDPC码是线性码，这里将被描述成二元的，但未必如此。LDPC码具有定义LDPC码的奇偶校验矩阵是稀疏的区别性特性。这里，稀疏矩阵是矩阵元的“ I ”的数量很少的矩阵(大多数元素是“O”的矩阵)。
图1图示了 LDPC码的奇偶校验矩阵H的示例。在图示在图1中的奇偶校验矩阵H中，每列的权重(“I”的数量)(列权重)是“3”，每行的权重(行权重)是“ 6 ”。在按照LDPC码的编码(LDPC编码)中，例如，基于奇偶校验矩阵H生成生成矩阵G，并通过将二进制信息位乘以生成矩阵G生成码字(LDPC码)。更具体地说，执行LDPC编码的编码设备首先利用Ht计算满足方程GHt=O的生成矩阵G，HT是奇偶校验矩阵H的转置矩阵。这里，在生成矩阵G是KXN矩阵的情况下，编码设备通过将生成矩阵G乘以由K个位形成的信息位的位行(矢量u)生成由N个位形成的码字c (=uG)。在接收方通过预定通信信道接收编码设备生成的码字(LDPC码)。LDPC码的解码是由Gallager提出的称为概率解码的算法，并且可以依照消息传递算法来执行，该消息传递算法基于由变量节点(也称为消息节点)和校验节点形成的所谓Tanner图上的置信传播。在下文中，视情况而定，将变量节点和校验节点简称为节点。图2图示了解码LDPC码的序列。在下文中，视情况而定，将通过将在接收方接收的LDPC码(一个码字)的第i码位的值是“O”的似然性表示成对数似然比获得的真实值(接收的LLR)也称为接收值uM。另夕卜，从校验节点输出的消息用表示，从变量节点输出的消息用Vi表示。首先，在LDPC码的解码中，如图2所图示，在步骤Sll中，接收LDPC码，将消息(校验节点消息)+初始化成“0”，将取整数作为重复处理的计数的变量k初始化成“0”，并使该处理进到步骤S12。在步骤S12中，基于通过接收LDPC码获得的接收值Utli，通过执行表示在方程(I)中的计算(变量节点计算)获取消息(变量节点消息)Vi,以及基于消息Vi，通过执行表示在方程(2)中的计算(校验节点计算)获取消息Uj。[方程I]
权利要求
1.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成三个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的两个位分配给其错误概率最佳的码元位组的码元位的两个位，将其错误概率次最佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，将其错误概率第三佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，以及将其错误概率第三佳的码位组的码位的三个位分配给其错误概率次最佳的码元位组的码元位的三个位， 其中具有4320个位的码长的LDPC码的编码率是1/2， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781.1934 2106 2117 . 317 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047.2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826.1865 1906 1956 . 148393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736.1844 1947 2055 . 185191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880.1910 1926 1991 .424 444 923 1679. 91 436 535 978.362 677 821 1695 . 1117 1392 1454 2030 . 35 840 1477 2152 . 1061 1202 1836 1879 . 242 286 1140 1538 . 111 240 481 760 . 591268 1899 2144 . 737 1299 1395 2072 . 34 288 810 1903 . 232 1013 1365 1729 . 410 783 1066 1187 . 113 885 1423 1560 . 760 909 1475 2048 . 68 254 420 1867 . 283325 334 970 . 168 321 479 554.378 836 1913 1928 . 101 238 964 1393 . 304 460 1497 1588 . 151 192 1075 1614 . 297 313 677 1303 . 329 447 1348 1832 . 582 831 984 1900
2.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储.4320/(4X2)个位， 其中所述交换部件执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X 2个位的码位的最高有效位起的第(#i+l)位是位h#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i’ 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位yl,将位b3分配给位y6,将位b4分配给位y2,将位b5分配给位y5,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是1/2， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
3.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，和将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成四个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的两个位分配给其错误概率最佳的码元位组的码元位的两个位，将其错误概率次最佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，将其错误概率第三佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，以及将其错误概率第四佳的码位组的码位的三个位分配给其错误概率次最佳的码元位组的码元位的三个位， 其中具有4320个位的码长的LDPC码的编码率是7/12， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成: . 96 246 326 621 668 748 874 965 1022 1108 1117 1142 1300 1469 1481 16271702 . 22 79 122 127 339 359 516 587 1025 1143 1294 1478 1484 1594 1651 16811794 . 80 426 429 506 599 810 892 1016 1117 1246 1277 1281 1316 1384 1713 1729
4.
5.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，和将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成四个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的三个位分配给其错误概率最佳的码元位组的码元位的三个位，将其错误概率次最佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，将其错误概率第三佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，以及将其错误概率第四佳的码位组的码位的两个位分配给其错误概率次最佳的码元位组的码元位的两个位， 其中具有4320个位的码长的LDPC码的编码率是2/3， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
6.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将 交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中所述交换部件执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X 2个位的码位的最高有效位起的第(#i+l)位是位h#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是2/3， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.56 291 315 374 378 665 682 713 740 884 923 927 1193 1203 1293 1372 1419.1428.117 113 402 406 504 559 597 686 697 817 878 983 1007 1034 1142 1231 1431
7.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，和将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成三个码位组，将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的 码元位的一个位，将其错误概率次最佳的码位组的码位的三个位分配给其错误概率最佳的码元位组的码元位的三个位，将其错误概率次最佳的码位组的码位的两个位分配给其错误概率次最佳的码元位组的码元位的两个位，以及将其错误概率第三佳的码位组的码位的两个位分配给其错误概率次最佳的码元位组的码元位的两个位， 其中具有4320个位的码长的LDPC码的编码率是3/4， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成: . 314 207 304 349 414 577 587 748 761 772 855 920 976 1009 1058 1069 . 461 81 86 136 146 257 392 402 594 812 959 972 1037 1055 1064 1076.O68 160 237 437 512 624 629 652 702 818 858 943 998 1035 1044 1064 . 1042 159 215 254 320 373 382 410 492 630 887 889 911 916 975 1069..1232 298 302 318 425 558 621 670 779 964 967 970 975 1054 1067 1072.124381 715 981.503 610 633 1030.321 874 900 1020.509817 902 978.3 118 688 911.515 644 848 1067.1375 721 970
8.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中所述交换部件执行有关按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X 2个位的码位的最高 有效位起的第(#i+l)位是位b#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7， 其中具有4320个位的码长的LDPC码的编码率是3/4， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
9.一种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组和将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成三个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的两个位分配给其错误概率最佳的码元位组的码元位的两个位，将其错误概率次最佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，将其错误概率第三佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，以及将其错误概率第三佳的码位组的码位的三个位分配给其错误概率次最佳的码元位组的码元位的三个位， 其中具有4320个位的码长的LDPC码的编码率是1/2， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
10.一种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中在码位的交换中，执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X2个位的码位的最高有效位起的第(#i+l)位是位b#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i地， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位yl,将位b3分配给位y6,将位b4分配给位y2,将位b5分配给位y5,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是1/2， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息 长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781.1934 2106 2117.317 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047.2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826.1865 1906 1956.148.393 396 486 568 806 909 965 1203 1256 .1306 1371 1402 1534 1664 1736.1844 1947 2055.185191 263 290 384 769 981 .1071 1202 1357 1554 1723 1769 .1815 1842 1880.1910 1926 1991.424 444 923 1679.91 436 535 978.362 677 821 1695.1117 1392 1454 2030.35840 1477 2152 . 1061 1202 1836 1879.242 286 1140 1538.111240 481 760.591268 1899 2144.737 1299 1395 2072 . 34288 810 1903.232 1013 1365 1729 . 410 783 1066 1187.113 885 1423 1560.760 909 1475 2048.68 254 420 1867.283325 334 970.168321 479 554 . 378 836 1913 1928 . 101 238 964 1393 . 304 460 1497 1588 . 151 192 1075 1614.297 313 677 1303 . 329 447 1348 1832 . 582 831 984 1900
11.一种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码，其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成四个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的两个位分配给其错误概率最佳的码元位组的码元位的两个位，将其错误概率次最佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，将其错误概率第三佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，以及将其错误概率第四佳的码位组的码位的三个位分配给其错误概率次最佳的码元位组的码元位的三个位， 其中具有4320个位的码长的LDPC码的编码率是7/12， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
12.—种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中在码位的交换中，执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X2个位的码位的最高有效位起的第(#i+l)位是位b#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分 配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是7/12，其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.96 246 326 621 668 748 874 965 1022 1108 1117 1142 1300 1469 1481 1627.1702 .22 79 122 127 339 359 516 587 1025 1143 1294 1478 1484 1594 1651 1681.1794.80 426 429 506 599 810 892 1016 1117 1246 1277 1281 1316 1384 1713 1729.1753 . 15 145 182 305 451 563 570 635 781 827 983 1123 1204 1244 1311 1317 1348.11157 164 292 301 360 636 859 871 895 1138 1164 1206 1268 1454 1613 1783.455 610 1123 1603.631 914 1424 1461.149507 1275 1468 . 5 1078 1415 1735.169772 775 1516.1207 1315 1683 1688.191053 1221 1260 . 933 1095 1597 1628.893 1209 1360 1740.1222 1486 1675 1737.897 1074 1651 1728 . 115 730 1363 1752.1552 1672 1734 1795.751087 1371 1712 . 123438 839 1074 . 4203 1407 1798 . 441 476 658 1400.380 1341 1741 1774 . 974 1487 1664 1756 . 7 273 834 1658 . 798 1475 1653 1686 . 121237 1539 1709.211 1494 1618 1624 . 367 1036 1390 1587 . 18 166 1645 1679.5301092 1571 1707.588 1593 1689 1707.980 1104 1522 1701.1025 1510 1552 1683.270 340 1326 1770
13.一种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行 方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和 码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的1 6个信号点之一的情况下，将4X2个位的码位分组成四个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的三个位分配给其错误概率最佳的码元位组的码元位的三个位，将其错误概率次最佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，将其错误概率第三佳的码位组的码位的一个位分配给其错误概率次最佳的码元位组的码元位的一个位，以及将其错误概率第四佳的码位组的码位的两个位分配给其错误概率次最佳的码元位组的码元位的两个位， 其中具有4320个位的码长的LDPC码的编码率是2/3， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.56 291 315 374 378 665 682 713 740 884 923 927 1193 1203 1293 1372 1419.1428.117 113 402 406 504 559 597 686 697 817 878 983 1007 1034 1142 1231 1431 .2205 350 428 538 605 866 973 1008 1182 1252 1303 1319 1337 1346 1387.1417 1422.50 158 244 424 455 597 830 889 900 945 978 1040 1052 1059 1101 1150 1254
14.一种数据处理方法，其包含:依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16 QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中在码位的交换中，执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X2个位的码位的最高有效位起的第(#i+l)位是位b#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是2/3， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
15.一种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中所述分配规则是如下的规则:将通过依照错误概率分组mb个位的码位获得的组设置为码位组，将通过依照错误概率分组mb个位的码元位获得的组设置为码元位组，并定义作为码位的码位组和分配码位组的码位的码元位的码元位组的组合的组集合、以及组集合的码位组和码元位组每一个的码位和码元位的位数的规则， 其中，在m个位是4个位，整数b是2，和将码位的4个位映射成在16QAM中确定为一个码元的16个信号点之一的情况下，将4X2个位的码位分组成三个码位组，并且将4X2个位的码元位分组成两个码元位组， 其中，在分配规则中，定义了将其错误概率最佳的码位组的码位的一个位分配给其错误概率最佳的码元位组的码元位的一个位，将其错误概率次最佳的码位组的码位的三个位分配给其错误概率最佳的码元位组的码元位的三个位，将其错误概率次最佳的码位组的码位的两个位分配给其错误概率次最佳的码元位组的码元位的两个位，以及将其错误概率第三佳的码位组的码位的两个位分配给其错误概率次最佳的码元位组的码元位的两个位， 其中具有4320个位的码长的LDPC码的编码率是3/4， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
16.一种数据处理方法，其包含: 依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中在码位的交换中，执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X2个位的码位的最高有效位起的第(#i+l)位是位b#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是3/4，其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.314 207 304 349 414 577 587 748 761 772 855 920 976 1009 1058 1069.461 81 86 136 146 257 392 402 594 812 959 972 1037 1055 1064 1076.O 68 160 237 437 512 624 629 652 702 818 858 943 998 1035 1044 1064.1042 159 215 254 320 373 382 410 492 630 887 889 911 916 975 1069.1232 298 302 318 425 558 621 670 779 964 967 970 975 1054 1067 1072.124381 715 981.503 610 633 1030.321 874 900 1020.509 817 902 978.3 118 688 911.515 644 848 1067.1375 721 970.9464 756 1023.26 219 304 672.5310 410 695.O7 267 1040.76822 873 1043.7 129 1010 1065.115 156 714 1003.163 480 505 1079.238 601 743 1046.216 702 738 912.1320 166 979.1114 261 1051.186476 595 843.13237 451 532.7 11 594 738.10225 495 851.520 675 1018 1045.9 352 514 543.60917 1071 1074.471 556 673 1062 .345 350 1043 1076.5539 788 1061. 704 851 883 1049 . 211 233 242 1072 . 9 1047 1057 1076 . 18 172 473 1042 . 365 488 921 968 . 211 216 554 824 . 1709 923 1074 . 576 647 901 963 . 71676 1053 1073 . 265 738 958 969 . 66 274 774 811
17.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元；以及 反向交换部件，用于执行使从发送设备获得、交换之后的码位的位置返回到原来位置的反向交换处理， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列和沿着列方向存储4320/(4X2)个位， 其中所述交换部件使从沿着存储部件的行方向读取的4X2个位的码位的最高有效位起的第(#i+l)位是位b#i和从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i地执行有关按照分配规则的分配的交换， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位yl,将位b3分配给位y6,将位b4分配给位y2,将位b5分配给位y5,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是1/2， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成: . 142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 1612 1781.1934 2106 2117.3 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 1480 2047.2125 49 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 1826.1865 1906 1956.148393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 1664 1736.1844 1947 2055.185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 1842 1880.1910 1926 1991.424 444 923 1679.91 436 535 978.362 677 821 1695.1117 1392 1454 2030.35840 1477 2152.1061 1202 1836 1879.242 286 1140 1538.111240 481 760.59 1268 1899 2144.737 1299 1395 2072.34 288 810 1903.232 1013 1365 1729.410 783 1066 1187.113 885 1423 1560.760 909 1475 2048.68 254 420 1867.283325 334 970.168321 479 554.378 836 1913 1928 . 101 238 964 1393.304 460 1497 1588.151 192 1075 1614.297 313 677 1303.329 447 1348 1832.582 831 984 1900
18.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元；以及 反向交换部件，用于执行反向交换处理，其中从发送设备获得的、交换之后的码位的位置返回到原始位置， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位 ， 其中所述交换部件执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X 2个位的码位的最高有效位起的第(#i+l)位是位h#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是7/12， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:.96 246 326 621 668 748 874 965 1022 1108 1117 1142 1300 1469 1481 1627.1702 .22 79 122 127 339 359 516 587 1025 1143 1294 1478 1484 1594 1651 1681.1794 . 80 426 429 506 599 810 892 1016 1117 1246 1277 1281 1316 1384 1713 1729.1753 . 15 145 182 305 451 563 570 635 781 827 983 1123 1204 1244 1311 1317 1348 . 11157 164 292 301 360 636 859 871 895 1138 1164 1206 1268 1454 1613 1783 . 455 610 1123 1603 . 631 914 1424 1461.149507 1275 1468 . 51078 1415 1735 . 169772 775 1516 . 1207 1315 1683 1688.191053 1221 1260.933 1095 1597 1628 . 893 1209 1360 1740 . 1222 1486 1675 1737
19.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC低密度奇偶校验码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/ (mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元；以及 反向交换部件，用于执行反向交换处理，其中从发送设备获得的、交换之后的码位的位置返回到原始位置， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列和沿着列方向存储4320/(4X2)个位， 其中所述交换部件执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X 2个位的码位的最高有效位起的第(#i+l)位是位h#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是2/3， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:
20.一种数据处理设备，其包含: 交换部件，用于依照用于将LDPC码的码位分配给代表码元的码元位的分配规则，交换mb个位的码位，以及在如下情况下将交换之后的码位设置为码元位，在所述情况中，沿着按行方向和列方向存储码位的存储部件的列方向写入具有N个位的码长的LDPC(低密度奇偶校验)码的码位，将沿着行方向读取的LDPC码的码位的m个位设置为一个码元，将预定正整数设置为b，所述存储部件沿着行方向存储mb个位和沿着列方向存储N/(mb)个位，沿着所述存储部件的列方向写入然后沿着行方向读取LDPC码的码位，以及沿着所述存储部件的行方向读取的mb个位的码位形成b个码元；以及 反向交换部件，用于执行反向交换处理，其中从发送设备获得的、交换之后的码位的位置返回到原始位置， 其中所述LDPC码是具有4320个位的码长N的LDPC码， 其中m个位是4个位，整数b是2， 其中将码位的4个位映射成在16QAM中确定为一个码兀的16个信号点之一， 其中所述存储部件包括沿着行方向存储4X2个位的8个列，并且沿着列方向存储4320/(4X2)个位， 其中所述交换部件执行按照分配规则的分配的交换，其中从沿着存储部件的行方向读取的4X 2个位的码位的最高有效位起的第(#i+l)位是位h#i，并且从两个相继码元的4X2个位的码元位的最高有效位起的第(#i+l)位是位y#i， 其中将位bO分配给位yO,将位bl分配给位y4，将位b2分配给位y5，将位b3分配给位y2,将位b4分配给位yl,将位b5分配给位y6,将位b6分配给位y3,以及将位b7分配给位y7, 其中具有4320个位的码长的LDPC码的编码率是3/4， 其中LDPC码的奇偶校验矩阵是通过以72个列为周期，沿着列方向安排通过奇偶校验矩阵初始值表确定的信息矩阵的I的元素配置的，所述奇偶校验矩阵初始值表对于每72个列按照编码率表示与码长和信息长度相对应的奇偶校验矩阵的信息矩阵的I的元素的位置，以及 其中所述奇偶校验矩阵初始值表按如下形成:314 207 304 349 414 577 587 748 761 772 855 920 976 1009 1058 1069
全文摘要
本发明涉及能够提高抗数据错误性的数据处理设备和数据处理方法。在将具有4320个位的码长的LDPC码映射成16个信号点的情况下，当从4×2个位的符号位和两个相继码元的4×2个位的码元位的最高有效位起的第(#i+1)位分别是位b#i和位y#i时，多路分用器对于具有1/2的编码率的LDPC码，执行将b0分配给y0，将b1分配给y4，将b2分配给y1，将b3分配给y6，将b4分配给y2，将b5分配给y5，将b6分配给y3，以及将b7分配给y7的替换，以及对于具有7/12，2/3和3/4的编码率的LDPC码，将b0分配给y0，执行将b1分配给y4，将b2分配给y5，将b3分配给y2，将b4分配给y1，将b5分配给y6，将b6分配给y3，以及将b7分配给y7的替换。本发明可以应用于例如发送LDPC码的发送系统。
文档编号H03M13/19GK103210591SQ20118005532
公开日2013年7月17日 申请日期2011年9月9日 优先权日2010年9月16日
发明者篠原雄二, 山本真纪子, 阪井塁 申请人:索尼公司