专利名称：解码装置、解码方法和程序的制作方法
技术领域：
本发明涉及解码装置、解码方法和程序，更具体地讲，涉及能够降低重复解码的量的解码装置、解码方法和程序。
背景技术：
[LDPC 码]最近，作为纠错码(ECC)，LDPC (低密度奇偶校验)码已经得到关注(R. G. Ga丄lager, " Low—density parity-cneck coaes, " IRE Trans 丄nform. 1'neory,vol. IT-8, pp. 21-28，Jan. 1962.)。LDPC码的特征在于，定义该码的奇偶校验矩阵被稀疏布 置。稀疏布置的矩阵表示元素“I”的数目被构造为较小的矩阵。图I示出了(12，6) LDPC码的奇偶校验矩阵的例子。图I中所示的奇偶校验矩阵H是每列的权重(“I”的数目)为“3”并且每行的权重为“6”的矩阵。通过基于奇偶校验矩阵H产生生成矩阵G实现根据LDPC码的编码，并且该根据LDPC码的编码通过将生成矩阵G与ニ进制信息相乘产生码字。更具体地讲，执行根据LDPC的编码的编码装置计算与奇偶校验矩阵H的转置矩阵Ht满足GHt = 0的生成矩阵G。这里，在生成矩阵G是kXn矩阵的情况下，编码装置将生成矩阵G与由k比特构造的信息相乘以产生由n比特构造的码字。在由该编码装置产生的码字中，值为“0”的码比特被映射成“+1”，值为“I”的码比特被映射成“-1”，并且由接收侧经由预定的通信线路发送和接收该码字。另ー方面，作为LDPC码的解码方法，已知ー种方法，其中，奇偶校验矩阵被表示为偶图，并且在校验节点与比特节点之间交换似然信息的同时重复执行该处理。图2示出了图I所示的奇偶校验矩阵H的偶图。图2的上侧上所示的白色矩形表示校验节点，在下侧上所示的白色圆圈表示比特节点。校验节点对应于奇偶校验矩阵的行，比特节点对应于奇偶校验矩阵的列。在奇偶校验矩阵H的非“0”的元素与节点之间的连接相关联的情况下，如图2所示，校验节点与比特节点在这些边上彼此连接。[现有技术中的BP解码]这里，将描述置信传播(Belief Propagation,BP)解码作为对LDPC码进行解码的
方法之一。这里，码比特长度由N表示，并且奇偶校验行的数目为M的奇偶校验矩阵由H =[HnJ进行表示。此外，m表示行号(校验节点号)并且值在0彡m<M的范围内。另外，n表示列号(比特节点号)并且值在0<n<N的范围内。此外，用于第m个奇偶校验计算的位号的集合由N(m) = InlHmn= 1}进行表示，并且针对其通过使用第n个比特执行奇偶校验操作的奇偶校验号的集合由M(n) = {mI Hmn = 1}进行表示。N(m) = {n | Hmn = 1}表示连接到第m校验节点(校验节点m)的比特节点的集合,M(n) = {m | Hmn = 1}表示连接到第n比特节点(比特节点n)的校验节点的集合。
从第n比特的接收值获取的初始似然由Fn-行表示，第i解码处理中从校验节点m到比特节点n的似然由e ■⑴进行表示，并且第i解码处理中从比特节点n到校验节点m的似然由Zmn⑴进行表示。此外，由第i解码处理获取的比特n的后似然由zn(i)进行表示，通过对解码处理重复执行预先设置的最大次数来实现重复的解码。在这种情况下，BP解码被表示如下。
初始化LDPC解码电路将i设置为I。LDPC解码电路将各Znm(Q)设置为Fn。步骤I :(i)校验节点计算LDPC解码电路通过使用下面的方程(I)和⑵针对满足“m G M(n) ”的所有n值和所有m值获取心1)。在方程⑴中，n’表示通过从包括在N(m)中的比特节点中排除n获取的比特节点。rmn(i) = ， TT tanh(zmn，(卜1)/2)…⑴(ii)比特节点计算针对满足“n G N(m) ”的所有m值和所有n值，LDPC解码电路通过使用下面方程
(3)获取Z1Ji)并且通过使用下面方程(4)获取Zn⑴。在方程(3)中，m’表示通过从包括在M(n)中的校验节点中排除m获取的校验节点。
「つ7(i)=F+y-，⑴...(^mn「n 卞乙 ^mn
m ^M(n)\mZn(i)=Fn+ I ￡mn(i)…(4)
m^MCn)步骤2 ⑴硬判断LDPC解码电路执行硬判断，其中，在zn(i) > 0的情况下wn(i) = 1，在Zn⑴< 0的情况下'⑴=0。此外，LDPC解码电路基于硬判断的结果获取确定值矢量w(i) = [wn(i)]，该确定值矢量w(i) = [wn(i)]具有硬判断值(比特确定值)作为它的元素。(ii)解码结束条件确定LDPC解码电路执行奇偶校验计算即奇偶校验方程Hw⑴的计算。在奇偶校验方程Hw⑴=0被满足的情况下，換言之，在针对0彡m< M下面方程(5)得到满足的情况下，或者在解码处理的重复的次数i到达预先设置的最大次数的情况下，LDPC解码电路执行步骤3的处理。另ー方面，在其它情况下，LDPC解码电路将i増加I并且执行步骤I的处理。Z Hmn Wn(l) = 0... (5)步骤3
LDPC解码电路输出确定值矢量w(i)作为解码处理的結果。在BP解码中，在如上所述在第一次解码处理中完成所有的校验节点计算以后，执行所有的比特节点计算。換言之，获取步骤l(i)的校验节点计算中的％ノ)，并且通过使用其结果在步骤l(ii)的比特节点计算中获取Znm⑴和zn(i)。[现有技术中的分组搅乱(GroupShuffled)BP解码]然而，在LDPC码的重复解码中，提议了一种减小次数直到解码收敛为止的方法(J. Zhang and M. Fossorier, “Shuffled belief propagation decoding，7 Proc. 36thAnnu. Asilomar Conf. Signals, Syst., Computers, pp. 8-15, Nov. 2002 and M. M. Mansourand N. R. Shanbhag,“Turbo decoder architecture for low-density parity-checkcodes”Proc.Global Telecommun. Conf.，pp. 1383-1388, Nov.2002)。
在J. Zhang and M. Fossorier, ^ Shuffled belief propagationdecoding”Proc.36th Annu. Asilomar Conf. Signals, Syst. , Computers, pp.8-15,Nov. 2002中，描述了以分割方式执行比特节点计算的分组搅乱BP解码。此外，在JP-T-2008-527760中，公开了通过使用多个分组搅乱BP解码电路形成复制耦合的解码电路。此外，在JP-A-2008-16959中，公开了能够通过改变搅乱BP解码电路中的似然的更新计划来有效执行解码的解码装置和解码方法。接下来，将描述分组搅乱BP解码。如下表示分组搅乱BP解码。分割比特节点的分组的数目由G进行表示，并且假设在每个分组中处理的比特节点的数目是Ng = N/G。初始化LDPC解码电路将i设置为I。 LDPC解码电路将各Znm(Q)设置为Fn。步骤I :在将作为处理目标的、表示比特节点的分组的变量g从0改变到G-I的同吋，LDPC解码电路重复⑴校验节点计算和(ii)比特节点计算。換言之，LDPC解码电路为作为目标的G个校验节点分组中的第一分组执行校验节点计算和比特节点计算。接下来,LDPC解码电路为作为目标的第二分组执行校验节点计算和比特节点计算，然后通过顺序设置第三分组和它之后的分组作为目标执行校验节点计算和比特节点计算。(i)校验节点计算LDPC解码电路通过使用下面方程(6)和(7)针对满足“gNg ^ n < (g+l)Ng”的n和满足“meM(n)”的m获取Smn⑴。
权利要求
1.一种解码装置，包括 确定单元，以比重复解码中的一次解码处理的间隔短的间隔确定是否满足解码结束条件并且在满足解码结束条件的情况下在这次解码处理的中途结束处理。
2.根据权利要求I的解码装置，其中，解码结束条件是满足线性区块码的奇偶校验方程。
3.根据权利要求2的解码装置，其中，线性区块码是LDPC码。
4.根据权利要求3的解码装置，还包括 比特节点计算单元，将比特节点计算分割成多个处理并且执行所述多个处理；以及 比特确定単元，毎次当执行由比特节点计算单元分割的处理时，基于以分割方式执行的处理的结果获取部分比特确定值并且执行解码， 其中，确定单元基于由比特确定单元获取的比特确定值确定是否满足解码结束条件。
5.根据权利要求4的解码装置，还包括 校正子存储单元，存储当刚好之前由确定单元确定是否满足解码结束条件时获取的校正子；以及 确定值存储单元，存储由比特确定単元在上次解码处理时获取的比特确定值， 其中，确定单元基于由比特确定単元在这次的解码处理中获取的比特确定值与存储在比特确定值存储単元中的比特确定值之间的差更新存储在校正子存储单元中的校正子并且基于更新的校正子确定是否满足解码结束条件。
6.根据权利要求I的解码装置，其中，确定单元在开始第一次解码处理之前确定是否满足解码结束条件并且在满足解码结束条件的情况下不执行重复解码。
7.根据权利要求3的解码装置，还包括 校验节点计算单元，将校验节点计算分割成多个处理并且执行所述多个处理， 其中，每当执行由校验节点计算单元分割的处理时，比特确定単元基于以分割方式执行的处理的结果获取比特确定值。
8.一种解码方法，包括 以比重复解码中的一次解码处理的间隔短的间隔确定是否满足解码结束条件；以及 在满足解码结束条件的情况下在这次解码处理的中途结束处理。
9.一种使得计算机执行如下操作的程序， 以比重复解码中的一次解码处理的间隔短的间隔确定是否满足解码结束条件；以及 在满足解码结束条件的情况下在这次解码处理的中途结束处理。
全文摘要
一种解码装置，包括确定单元，以比重复解码中的一个解码处理的间隔短的间隔确定是否满足解码结束条件并且在满足解码结束条件的情况下在这个解码处理的中途结束处理。
文档编号H03M13/11GK102655413SQ20121004310
公开日2012年9月5日 申请日期2012年2月23日 优先权日2011年3月1日
发明者山岸弘幸 申请人:索尼公司