微处理器装置以及选择基底偏压的方法

专利名称：微处理器装置以及选择基底偏压的方法
技术领域：
本发明主要关于ー种于微处理器晶粒(die)提供基底偏压(substrate biasing)以减低次临界漏电流(sub-threshold leakage),特别有关于ー种选择性提供基底偏压至微处理器上的功能区块的装置与方法，以减低电カ消耗(power consumption)及最小化功能区块内的装置基底的噪声。
背景技术：
因互补式金属氧化物半导体(ComplementaryMetal-Oxide Semiconductor,以下简称CMOS)电路比其他类型的集成电路(integrated circuit,以下简称IC)较为密集(dense)且其消耗的电カ较少，所以CMOS技术已成为于集成电路中的数字电路设计的主流(dominant style)。CMOS电路由N型沟道金属氧化物半导体(n_channelmetal-oxi de-semi conductor,以下简称NM0S)与P型沟道金属氧化物半导体(p-channelmetal-oxide-semiconductor,以下简称PM0S)共同组成，根据设计、比例(scale)、材质(material)及制程(process)的不同，NMOS与PMOS分别具有ー临界电压(此指栅极对源极的电压)。由于集成电路设计及制造技术不断发展，操作电压及装置尺寸也随之降低。65纳米(nanometer,nm)制程应用于大量CMOS半导体制程的先进光蚀刻技术(lithographicprocess)且更有益于超大型集成电路(very large scale integrated circuit,以下简称VLSI)的制造，如微处理器等。随着装置尺寸与电压电平的減少，每个装置的沟道长度与氧化层厚度(oxide thickness)也跟着減少。制造业者已改用具有较低临界电压的栅极材质以增加次临界漏电流(sub-threshold leakage current)。当栅极对源极的电压低于CMOS装置的临界电压时，次临界漏电流流经漏极(drain)与源极(source)之间。许多传统电路的姆个CMOS的基底介面(或为讲区或基底接点(bulk tie/connection))稱接于对应的一电カ线(例如PMOS基底接点耦接于核心电压VDD，NM0S基底接点耦接于參考电压VSS)。在此类传统结构中，次临界漏电流在动态环境(如正常操作期间)下可占总耗电カ的约30%或是以上的比例。通常需要集成电路操作于低电カ模式(low power mode)(如睡眠模式或冬眠(hibernation)模式)以尽可能地减少电力消耗。于低电カ模式期间，偏压产生器(biasgenerator)或电荷泵(charge pump)以与供应电カ不同的电压电平来偏压装置的基底。偏压产生器可提供于晶片上或晶片外(off chip)。另ー种情况，偏压产生器将PMOS的基底接点的电压提升至高于电压VDD的电压并将NMOS的基底接点的电压降低至低于參考电压VSS的电压。这样的基底偏压明显减少于低电カ模式下的次临界电压漏电流，借以保存电カ总量。然而，在大型集成装置(如微处理器)并不经常要求整个装置操作于低电カ模式。当微处理器的部分元件未使用时，需要降低此部分元件的次临界漏电流，这是现有技术急需解决的问题。

发明内容
有鉴于此，根据ー实施例所述的ー种微处理器装置，包括第一电源供应节点、功能区块、第一基底偏压导线、第一充电节点、第一选择电路及基底偏压电路。第一电源供应节点，提供第一核心电压。功能区块具有多个电カ模式，上述功能区块包括一个或多个半导体装置与绕线于功能区块的第一基底偏压导线，第一基底偏压导线耦接至少一半导体装置的基底接点。第一选择电路，于功能区块于低电カ模式时耦接第一基底偏压导线至第一充电节点以及于功能区块为全电カ模式时钳制第一基底偏压导线至第一电源供应节点。基底偏压电路，于功能区块于低电カ模式时充电第一充电节点至相对于第一核心电压的第一偏移电压的第一基底偏压。其中，上述基底偏压电路包括一偏压产生器，当上述功能区块于上述低电力模式时，上述偏压产生器将上述第一充电节点充电，当上述功能区块转换为上述全电カ模式时，上述偏压产生器驱动上述第一充电节点至上述第一核心电压。第一选择电路可包括耦接于第一电源供应节点及第一基底偏压导线之间的半导 体装置或是第一选择电路选择性地致能于第一基底偏压导线与第一充电节点之间的半导体装置。基底偏压电路的控制装置可控制第一选择电路。第一选择电路可包括用以控制半导体装置的电平移位电路，可确保每个半导体装置为不导通。功能区块可包括用以钳制第一基底偏压导线的额外的钳位装置。电平移位电路与缓冲器可控制钳位装置。功能区块可包括第二基底偏压导线，其中微处理器可包括第二充电节点与第二选择电路。偏压产生器将第一充电节点充电，以使得第一充电节点相对于第一核心电压具有一正电压偏移，以及当功能区块于低电カ模式吋，偏压产生器将第二充电节点充电，以使得第二充电节点相对于第二核心电压具有一负电压偏移。根据本发明的ー实施例所述的ー种集成电路，包括基底、功能区块、第一基底偏压导线与第二基底偏压导线、第一供应半导体、第一供应半导体以及基底偏压电路。上述功能区块包含整合于上述基底的多个P型沟道装置与多个N型沟道装置，上述P型沟道装置与上述N型沟道装置分别包含一基底接点，其中上述功能区块具有一全电カ状态与ー低电カ状态。上述第一基底偏压导线提供于上述功能区块的上述基底，并耦接于上述P型沟道装置的至少ー上述基底接点。上述第二基底偏压导线提供于上述功能区块的上述基底以及耦接上述N沟道装置的至少ー上述基底接点。上述第一供应导体提供于上述基底与提供一核心电压,该核心电压对应于上述第二供应导体的提供于上述基底的ー參考电压。上述基底偏压电路提供于上述功能区块的上述基底，上述基底偏压电路具有一第一输出端与一第二输出端，上述第一输出端用于充电上述第一基底偏压导线，上述第二输出端用于充电上述第二基底偏压导线，其中当上述功能区块于上述全电カ状态，上述基底偏压电路设置上述第一基底偏压导线至上述核心电压以及设置上述第二基底偏压导线至上述參考电压，以及其中当上述功能区块于上述低电カ状态，上述基底偏压电路驱动上述第一基底偏压导线至一高于上述核心电压的第一基底偏压及驱动上述第二基底偏压导线至ー低于上述參考电压的第二基底偏压。根据ー实施例所述的ー种选择基底偏压的方法，用于微处理晶片的功能区块的半导体装置，上述微处理器晶片包括绕线于功能区块的基底偏压导线，用于减少半导体装置的至少一次临界漏电流。上述方法包括当功能区块于第一电カ状态，钳制基底偏压导线的电压至核心电压以及当功能区块于第二电カ状态，将不钳制基底偏压导线以及驱动基底偏压导线至基底偏压。其中，上述钳制步骤包括致能耦接于上述基底偏压导线与上述第一核心电压之间的ー钳位装置；上述钳位装置包括一半导体装置，具有一栅极、耦接于上述第一基底偏压导线的一漏极与一基底以及耦接于上述第一核心电压的一源极，其中上述钳制步骤包括驱动上述半导体装置的上述栅极至一第二核心电压，以及其中上述不钳制步骤包括驱动上述半导体装置的上述栅极至上述基底偏压。上述方法可包括移位一致能信号的电平，以切换于基底偏压与第二核心电压之间，以及提供电平移位致能信号至半导体的栅极。上述方法包括将充电节点充电至相对于第一核心电压的一偏移电压，以及将基底偏压导线耦接至充电节点。本发明所述的微处理器装置、集成电路以及选择基底偏压的方法可降低次临界漏电流。


图I显示根据本发明一实施例的一基底偏压电路，上述基底偏压电路包括整合于P型基底上的传统CMOS装置以及还显示根据ー实施例的整合于集成电路的基底偏压电路的示意图。图2显示根据本发明一实施例的基底偏压电路的一方块图以及微处理器的整合晶片，用以最小化于微处理器的功能区块的次临界漏电流。图3显示根据本发明一实施例所述的P型电平移位电路的示意图，上述P型电平移位电路可作为图I及图2的P型电平移位电路。图4显示根据本发明一实施例所述的N型电平移位电路的示意图，上述N型电平移位电路可作为图I及图2的N型电平移位电路。图5及图6显示根据本发明一实施例所述的P型缓冲器与N型缓冲器的示意图。图7显示根据本发明一实施例所述的图2的P型电平移位电路的示意图。图8显示根据本发明一实施例所述的图2的N型电平移位电路的示意图。图9及图10显示图2的微处理器的对应的实施例。
具体实施例方式为使本发明的上述目的、特征和优点能更明显易懂，下文特举ー较佳实施例，并配合所附图式，作详细说明如下。实施例本领域技术人员皆可由以下描述，视其实际应用与需要，创造及使用本发明。然而，本领域技术人员皆可变动为较佳的实施例，以应用于其他实施例。因此，本发明的目的不只限于所显示的实施例，也应揭露于包括与其原则一致的广泛范围及新的特点。发明人考量在功能区块停止运作(shut down)或位于低电力模式时，減少于微处理器的功能区块的次临界漏电流的需求，因而发展具有选择基底偏压(substrate bias)的微处理器，以于功能区块中减少次临界漏电流，并描述于以下的图I至图6。 图I显示包括整合于P型基底101上的CMOS装置的一集成电路100的一实施例以及根据ー实施例所述的整合于集成电路100上的基底偏压电路102的示意图。虽然所显示的特定结构为双层阱(twin well)制程，但依然可考虑使用其他类型的制程(如N型阱(N-well)、P 型讲(Piell)及三层讲(triple well)等)。N 型讲区 103、105 与 107 形成于P型基底101内，并且第二 N型阱区105为深N型阱区(de印N-well region)。隔离的P型阱区(isolated P-well) 109形成于深N型阱区105内。第一 N型阱区103用以制造P型沟道装置111，而隔离的P型阱区109用以制造N型沟道装置113。本领域技术人员皆了解第三N型阱区107可应 用于其他装置。虽然图I仅显示ニ个装置111与113，本领域技术人员皆了解任何数量的额外装置皆可应用于P型基底101上。成对的P型扩散区(diffusion region) (P+) 115与117以及N型扩散区(N+) 119形成P型沟道装置111于N型阱区103内。P型沟道装置111还包括将栅极绝缘层(gateinsulator layer) 121 覆盖(overlap ping)于 P 型扩散区 115 及 117 的 N 型讲区 103 上。P型扩散区(P+) 115形成为漏极端，标注为“D”;P型扩散区(P+) 117形成为源极端，标注为“S” ；以及栅极绝缘层121形成为栅极端，标注为“G”。根据装置的特别功能，P型沟道装置111的栅极端G与漏极端D耦接于集成电路100的对应信号(未绘示)。P型沟道装置111的源极端S f禹接于一核心电压(core voltage) VDD0在一实施例中，上述核心电压VDD由一第一电源供应节点提供。N型扩散区119形成为ー讲区或基底接点(bulk connection)，标注为“B”。基底偏压导线(substrate bias rail) 104耦接于N型扩散区119，以提供基底偏压VBNA于P型沟道装置111。对于N型沟道装置113，成对的N型扩散区(N+) 123及125以及P型扩散区(P+) 127形成于N型沟道装置113的隔离的P型阱区109内。栅极绝缘层129形成在覆盖于N型扩散区123及125的P型阱区109上。N型扩散区125形成为漏极端D ；N型扩散区123形成为源极端S ；以及栅极绝缘层129形成为栅极端G。N型沟道装置113的栅极端G与漏极端D根据装置的特别功能耦接于集成电路100上的对应信号(未绘示)。N型沟道装置113的源极端S耦接于另ー核心电压VSS，为了与上述核心电压VDD区另Ij，因此称为參考电压(core reference voltage) VSS。上述參考电压VSS于实施例中为一接地信号。在一实施例中，上述參考电压VSS由一第二电源供应节点提供。P型扩散区127形成为ー阱区或基底接点B。基底偏压导线106耦接于P型扩散区127，以提供基底偏压VBPA于N型沟道装置113。核心电压VDD与參考电压VSS可通过导体或导电线路等(例如本领域技术人员皆了解的导电穿孔、导电节点、导电导线、导电总线与总线信号等)提供于整个集成电路或是晶片。基底偏压导线104与106也可通过导体或导电线路等实施。基底偏压电路102包括偏压产生器112，上述偏压产生器112分别输出基底偏压VBNA与基底偏压VBPA于基底偏压导线104与106。虽然于实施例中偏压产生器112以位于集成电路100的电荷泵实施，但依然可考虑以其他类型的电压产生器实施。偏压产生器112由控制装置114所提供的控制信号BCTL控制。控制装置114有ー输出端，提供钳位致能信号ENP至P型电平移位电路(P-type level shifter, LSP) 116的输入端,而上述P型电平移位电路116有ー输出端提供对应的钳制移位致能信号PEN至P型沟道钳位装置PCl的栅极。P型沟道钳位装置PCl的源极耦接核心电压VDD，且其漏极与基底耦接至基底偏压导线104。控制装置114有另ー输出端，提供另ー钳位致能信号ENN至N型电平移位(N-typelevel shifter, LSN)电路118的输入端，上述N型电平移位电路118有ー输出端，提供对应的钳制移位致能信号NEN至N型沟道钳位装置NCl的栅极。N型沟道钳位装置NCl的源极耦接至參考电压VSS，且其漏极与基底耦接至基底偏压导线106。控制装置114切换钳位致能信号ENP与ENN于集成电路100的參考电压VSS与核心电压VDD之间。P型电平移位电路116移动钳制移位致能信号PEN的电压范围，以操作于參考电压VSS与基底偏压VBNA之间；以及N型电平移位电路118移动钳制移位致能信号NEN的电压范围，以操作于基底偏压VBPA与核心电压VDD之间。通常当控制装置114设置(assert)钳位致能信号ENP为低电平吋，P型电平移位电路116将设置钳制移位致能信号PEN为低电平以导通P型沟道钳位装置PCl以钳制基底偏压导线104至核心电压VDD。当控制装置114设置钳位致能信号ENP信号为高电平时，则P型电平移位电路116将设置钳制移位致能信号PEN为高电平，使P型沟道钳位装置PCl将不导通。然而，当控制装置114设置钳位致能信号ENN为高电平吋，则N型电平移位电路118将设置钳制移位致能信号NEN为高电平以导通，使N型沟道钳 位装置NCl将导通，以钳制基底偏压导线106至參考电压VSS。当控制装置114设置钳位致能信号ENN为低电平吋，则N型沟道钳位装置NCl将不导通。当需要将集成电路100切換至正常操作模式以正常运作时，控制装置114将控制偏压产生器112，以驱动基底偏压VBM至于核心电压VDD的电压电平及驱动基底偏压VBPA至參考电压VSS的电压电平。因此，于正常操作模式期间，偏压产生器112将驱动P型沟道装置111的基底B为核心电压VDD及驱动N型沟道装置113的基底B为參考电压VSS。同吋，由于操作于正常操作模式，控制装置114设置钳位致能信号ENP为低电平(所以对应的钳制移位致能信号PEN也为低电平)，将使P型沟道钳位装置PCl导通，以钳制基底偏压导线104至核心电压VDD以及控制装置114设置钳位致能信号ENN为高电平(所以对应的钳制移位致能信号NEN也为高电平)，将使N型沟道钳位装置NCl导通，以钳制基底偏压导线I06至參考电压VSS。虽然仅显示用于基底偏压导线104的一 P型沟道钳位装置PCl以及显示用于基底偏压导线106的一N型沟道钳位装置NCl，但可使用任何数量的钳位装置分别沿着基底偏压导线104与106的长度而分布。于正常操作模式下，基底偏压导线104与106绕线(routed)于整合于P型基底101的每个装置(包括N型沟道装置113与P型沟道装置111)，基底偏压VBNA与VBPA需要分别与基底偏压导线104及基底偏压导线106保持一致。通常较大尺寸的P型基底101与较大的集成电路(integrated devices)具有较长的基底偏压导线104与106。基底偏压导线104与106可为实体导体(physical conductor),其阻抗导致沿着远离偏压产生器112的导线长度而渐增的电压降。若N型沟道装置113与P型沟道装置111其中之ー距离偏压产生器112的相对较远，其基底偏压VBNA与基底偏压VBPA的电压电平将分别与核心电压VDD与參考电压VSS有明显的差异，并导致对操作机制的执行有负面的影响。再者，基底偏压导线104与106容易传送由电容f禹合(capacitive coupling)或类似的效应所产生的噪声，更影响操作并降低效能。在一实施例的正常操作模式期间，钳位装置的数量与位置根据钳制各基底偏压导线相对于对应的核心电压VDD与參考电压VSS的既定最小电压电平而定。在此方式下，当钳位装置致能时，基底偏压导线104的电压钳制为具有既定最小电压电平的核心电压VDD，而基底偏压导线106的电压钳制为具有既定最小电压电平的參考电压VSS。上述的钳制机制可减少电容耦合效应所产生的噪声，并最小化沿着基底偏压导线104与106的电压变动。在一实施例中，当基底偏压导线104与106钳制为核心电压VDD与參考电压VSS之后，若要求噪声更少与维持电力，可将偏压产生器112停止运作(shut down)或是切换为低电カ模式。当要求集成电路100操作于低电カ模式，控制装置114将设置钳位致能信号ENP为高电平与钳位致能信号ENN为低电平，以不导通钳位装置PCl与NCl。需注意的是，集成电路100可能具有多个操作状态或操作模式,上述多个操作状态或操作模式包括一或多个低电カ模式或低电カ状态。上述低电カ模式是集成电路100的至少一部分区域位于低电力状态(condition)或者关闭。于低电力模 式时，控制装置114也控制偏压产生器112，井利用第一基底偏移电压(substrate bias offset voltage)驱动基底偏压VBNA以高于核心电压VDD，并以ー第二基底偏移电压驱动基底偏压VBPA以低于參考电压VSS。根据实际的结构，第一基底偏移电压与第二基底偏移电压可为相同或者是不同的电压。亦即，于低电カ模式时，基底偏压VBM相对于核心电压VDD具有一正电压偏移，基底偏压VBPA相对于參考电压VSS具有一负电压偏移。因此，于低电力模式时，将P型沟道装置111的基底电压驱动为高于核心电压VDD的电压，并将N型沟道装置113的基底电压驱动为低于參考电压VSS的电压，以使上述二者的装置的次临界漏电流最小化。 以下将对当钳位致能信号ENP设置为核心电压VDD时，P型电平移位电路116移动钳制移位致能信号PEN的电压至基底偏压VBNA的操作机制做更进一歩描述。于此机制的低电カ模式期间，钳位致能信号ENP将切换于參考电压VSS与核心电压VDD之间，而钳制移位致能信号PEN切换于參考电压VSS与基底偏压VBNA之间，将驱动上述基底偏压VBM高于核心电压VDD。当偏压产生器112驱动基底偏压VBNA高于核心电压VDD的电压，P型电平移位电路116将确保P型沟道钳位装置PCl于低电カ模式下，完全不导通。更具体的说，当偏压产生器112驱动基底偏压VBNA高于核心电压VDD时，控制装置114将设置钳位致能信号ENP的电平高至核心电压VDD，并使P型沟道钳位装置PCl不导通。若钳位致能信号ENP直接提供给P型沟道钳位装置PCl的栅极，则上述P型沟道钳位装置PCl的栅极电位将仅位于核心电压VDD而其漏极的电位将高于核心电压VDD，可能使得P型沟道钳位装置PCl部分导通。但是，经P型电平移位电路116驱动钳制移位致能信号PEN至基底偏压VBNA的电压电平，所以P型沟道钳位装置PCl的栅极与漏极都位于高于核心电压VDD的基底偏压VBNA的电压电平，以确保P型沟道钳位装置PCl完全不导通。与上述近似的方法，当钳位致能信号ENN设置为參考电压VSS，N型电平移位电路118将移动钳制移位致能信号NEN的电压至基底偏压VBPA。因此于低电カ模式下，钳位致能信号ENN切换于參考电压VSS与核心电压VDD之间而钳制移位致能信号NEN切换于基底偏压VBPA与核心电压VDD间，将驱动上述基底偏压VBPA低于參考电压VSS。当偏压产生器112驱动基底偏压VBPA低于參考电压VSS，N型电平移位电路118将确保N型沟道钳位装置NCl于低电カ模式下，完全不导通。更具体的说，当偏压产生器112驱动基底偏压VBPA低于參考电压VSS时，控制装置114将设置钳位致能信号ENN的电平至參考电压VSS，以不导通N型沟道钳位装置NCl。若钳位致能信号ENN直接提供给N型沟道钳位装置NCl的栅扱，上述N型沟道钳位装置NCl的栅极的电位将仅位于參考电压VSS，且其漏极的电位将低于參考电压VSS，可能使得N型沟道钳位装置NCl部分导通。但是，经N型电平移位电路118驱动钳制移位致能信号NEN至基底偏压VBPA的电压电平，所以N型沟道钳位装置NCl的栅极与漏极的电位都低于參考电压VSS的基底偏压VBPA的电压电平，以确保N型沟道钳位装置NCl不导通。当要求由低电カ模式切換回正常操作模式，控制装置114将控制偏压产生器112以驱动基底偏压VBNA降回至核心电压VDD及驱动基底偏压VBPA拉升回至參考电压VSS。接下来，控制装置114驱动钳位致能信号ENP为低电平以及钳位致能信号ENN为高电平，以将P型沟道钳位装置PCl与N型沟道钳位装置NCl导通。图2显示根据ー实施例的基底偏压电路202以及整合于微处理器200的晶粒以最小化于微处理器200上功能区块208内的次临界漏电流的方块图。基底偏压电路202的装置与组成的操作方式都近似于基底偏压电路102。偏压产生器112可由近似功能的偏压产生器212所取代，该偏压产生器212有ー输出端，提供充电电压电平NCHG与充电电压电平PCHG，分别置于导电信号线203与205。导电信号线203与205将由基底偏压电路202绕线(routed)于微处理器200的功能区块208。以下将对当功能区块208为低电力模式时，选择性地运用充电电压电平NCHG与充电电压电平PCHG的电压以分别驱动基底偏压VBM与基底偏压VBPA于基底偏压导线204与206上的情况做更进ー步描述。绕线于功能区块208 中的基底偏压导线204与206将提供基底偏压VBNA与基底偏压VBPA至整合于功能区块的微处理器中的P型沟道装置及N型沟道装置。于功能区块208中所显示的传统P型沟道装置P1，具有基底接点耦接基底偏压导线204，其近似于P型沟道装置111。同样地，功能区块208中所显示的N型沟道装置NI，具有基底接点耦接于基底偏压导线206，其近似于N型沟道装置113。虽仅有显示ー P型沟道装置Pl与一 N型沟道装置NI，但于上述相近的方法，此分布功能区块208中的任何数目的装置(P型沟道装置与N型沟道装置)，都具有对应的基底接点耦接可应用的基底偏压导线204与206。与控制装置114近似的控制装置214取代控制装置114，上述控制装置214提供与控制装置114近似的钳位致能信号ENP与ENN与控制信号BCTL。其操作的机制近似于之前所显示的集成电路100的控制装置114。钳位致能信号ENN与ENP利用对应的导电信号线由基底偏压电路202传送至功能区块208。控制信号BCTL用以控制偏压产生器212。充电电压电平NCHG与充电电压电平PCHG的电压应用于驱动基底偏压VBNA与基底偏压VBPA，偏压产生器212送出充电电压电平NCHG与充电电压电平PCHG的电压的方法近似于之前显示的集成电路100的偏压产生器112送出基底偏压VBM与基底偏压VBPA的方法。如前述的集成电路100的近似方法，微处理器200有多个操作状态或操作模式。上述操作模式包括一或多个低电力模式或低电カ状态，而上述低电カ模式指选择性使微处理器200的至少一部分位于低电カ状态或是不工作，上述的机制近似于先前集成电路100所显示的方式。于实施例所示，功能区块208将利用控制装置214或其他电路(未绘示)，可为完全导通状态(全电カ状态或是全电カ模式)及选择性地处于低电カ模式其中之一。当功能区块208为全电カ模式，控制装置214将使偏压产生器212不导通或位于低电力状态，或者控制偏压产生器212驱动充电电压电平NCHG及充电电压电平PCHG的电压分别至核心电压VDD与參考电压VSS的电压电平。于功能区块208的全电カ模式期间，控制装置214设置钳位致能信号ENP为低电平，并将功能区块208的P型沟道钳位装置导通，以钳制基底偏压导线204为核心电压VDD。同样地,于全电カ模式(full power mode)的控制装置214将设置钳位致能信号ENN为高电平，并将功能区块208的N型沟道钳位装置导通，以钳制基底偏压导线206为參考电压VSS。当功能区块208位于低电カ模式，控制装置214将控制偏压电路产生器或是将其导通，以驱动充电电压电平NCHG高于核心电压VDD并驱动充电电压电平PCHG低于參考电压VSS。控制装置214设置钳位致能信号ENP为高电平，并将P型沟道钳位装置不导通以及驱动于基底偏压导线204的基底偏压VBM至充电电压电平NCHG的电压电平。同样地，于低电カ模式的控制装置214设置钳位致能信号ENN为低电平，以将N型沟道钳位装置不导通以及驱动于基底偏压导线206的基底偏压VBPA至充电电压电平PCHG的电压电平。功能区块208包括P型沟道选择电路216与N型沟道选择电路218。分别利用钳位致能信号ENP与ENN控制P型沟道选择电路216与N型沟道选择电路218，用以选择性驱动基底偏压导线204与206为充电电压电平NCHG与充电电压电平PCHG的电压电平。P型沟道选择电路216包括P型电平移位电路221，上述P型电平移位电路221有一输入端以接 收钳位致能信号ENP及ー输出端，以提供致能信号PENCH至P型沟道钳位装置PA的栅极与反向器217的输入端。P型沟道钳位装置PA的源极耦接核心电压VDD以及其漏极与基底耦接基底偏压导线204。反向器217的输出端耦接另一 P型沟道钳位装置PB的栅极。上述P型沟道钳位装置PB具有接收充电电压电平NCHG的电压的源极以及其漏极与基底耦接基底偏压导线204。如图2所示，反向器217具有电カ导线耦接于參考电压VSS与充电电压电平NCHG之间。因此，其输出端可切换于核心电压VSS与充电电压电平NCHG的电压电平之间。N型沟道选择电路218包括N型电平移位电路233。上述N型电平移位电路233具有一输入端以接收钳位致能信号ENN及ー输出端，该输出端可提供致能信号NENCH至N型沟道钳位装置NB的栅极与反向器219的输出端。N型沟道钳位装置NB具有源极耦接參考电压VSS以及其漏极及基底耦接基底偏压导线206。反向器219的输入端耦接另一 N型沟道钳位装置NA的栅极。上述N型沟道钳位装置NA的源极接收充电电压电平PCHG的电压以及其漏极与基底耦接基底偏压导线206。如图2所示，反向器219具有电カ导线耦接于核心电压VDD与充电电压电平PCHG。因此其输出端可切换于核心电压VDD与充电电压电平PCHG的电压电平之间。P型沟道选择电路216根据钳位致能信号ENP可通过P型沟道钳位装置PA钳制基底偏压VBNA至核心电压VDD，或者通过P型沟道钳位装置PB以驱动基底偏压VBNA的电压至充电电压电平NCHG的电压。P型电平移位电路221的操作方法近似于P型电平移位电路116。于功能区块208的全电カ模式期间，当设置钳位致能信号ENP至參考电压VSS时，将使P型沟道钳位装置PA导通，以钳制基底偏压VBNA至核心电压VDD的电位。反相器217设置其输出为充电电压电平NCHG，将驱动P型沟道钳位装置PB的栅极为高电平，以使P型沟道钳位装置PB不导通。当于低电カ模式下，设置钳位致能信号ENP为核心电压VDD，则上述P型电平移位电路221将设置致能信号PENCH为充电电压电平NCHG，以使P型沟道钳位装置PA不导通以及反相器217设置其输出端为參考电压VSS，则将P型沟道钳位装置PB导通。当P型沟道钳位装置PB导通，将设置于基底偏压导线204的基底偏压VBNA为偏压产生器212的充电电压电平NCHG。于近似前述方式，N型沟道选择电路218根据钳位致能信号ENN可通过N型沟道钳位装置NB转为钳位基底偏压VBPA至參考电压VSS，或者是，通过N型沟道装置NA，推动基底偏压VBPA的电压至充电电压电平PCHG的电压。N型电平移位电路223的操作方式近似于N型电平移位电路118。当于功能区块208的全电カ模式期间，设置钳位致能信号ENN的电平为核心电压VDD，N型电平移位电路223将设置致能信号NENCH为核心电压VDD，使N型沟道钳位装置NB导通，以钳制基底偏压VBPA至參考电压VSS。反相器219设置其输出为充电电压电平PCHG，以推动N型沟道装置NA的栅极为低电平，并使其不导通。当于低电カ模式，将设置钳位致能信号ENN为參考电压VSS，N型电平移位电路223将设置致能信号NENCH为充电电压电平PCHG，并使N型沟道钳位装置NB不导通与反相器219设置其输出为核心电压VDD，将使N型沟道钳位装置NA导通。当N型沟道钳位装置NA导通，将设置于基底偏压导线206的基底偏压VBPA为偏压产生器212的充电电压电平PCHG的电压。于功能区块208的全电カ模式期间，P型沟道钳位装置PA与N型沟道钳位装置NB将分别钳制基底偏压导线204的基底偏压VBNA与基底偏压导线206的基底偏压VBPA的电压电平，井分别将基底偏压VBNA与基底偏压VBPA的电压钳制为核心电压VDD与參考电压VSS。功能区块208可包括额外的P型沟道钳位装置与N型沟道钳位装置。如图2所示，功能区块208包括P型沟道钳位装置PCl耦接基底偏压导线204与N型沟道钳位装置NCl耦 接基底偏压导线206。P型沟道钳位装置PCl的源极耦接核心电压VDD，且其漏极与基底共同耦接于基底偏压导线204。N型沟道钳位装置NCl的源极耦接核心电压VSS与其漏极与基底共同耦接于基底偏压导线206。钳位致能信号ENP提供于P型电平移位电路220。上述P型电平移位电路220提供相应的钳制移位致能信号PEN，且推动上述钳制移位致能信号PEN至P型沟道钳位装置PCl的栅极。P型电平移位电路220的操作方式与P型电平移位电路116相同，所以当钳位致能信号ENP切换于參考电压VSS与核心电压VDD之间时，钳制移位致能信号PEN切換于參考电压VSS与基底偏压VBNA之间。钳位致能信号ENN提供于N型电平移位电路222的输入端，上述N型电平移位电路222提供对应的钳制移位致能信号NEN，且驱动上述钳制移位致能信号NEN至N型沟道钳位装置NCl的栅极。N型电平移位电路222的操作方式与N型电平移位电路118相同，所以当钳位致能信号ENN切换于參考电压VSS与核心电压VDD之间时，钳制移位致能信号NEN切换于基底偏压VBPA与核心电压VDD之间。于功能区块208的全电カ模式下，控制装置214将设置钳位致能信号ENP为參考电压VSS，所以钳制移位致能信号PEN也设置为參考电压VSS，使P型沟道钳位装置PCl导通，以钳制基底偏压导线204至核心电压VDD。同样地于全电カ模式，控制装置214将设置钳位致能信号ENN为核心电压VDD，所以钳制移位致能信号NEN也设置为核心电压VDD，使N型沟道钳位装置NCl导通，以钳制基底偏压导线206为參考电压VSS。于功能区块208的低电カ模式下，当基底偏压VBNA设置为高于核心电压VDD的充电电压电平NCHG的电压，钳位致能信号ENP设置为核心电压VDD，所以钳制移位致能信号PEN设置为基底偏压VBNA的电压电平，以保持P型沟道钳位装置PCl完全不导通。同样地，于低电カ模式下，当基底偏压VBPA设置为低于參考电压VSS的充电电压电平PCHG的电压，钳位致能信号ENN将设置为參考电压VSS，所以钳制移位致能信号NEN设置为基底偏压VBPA的电压电平以保持N型沟道钳位装置NCl完全不导通。于ー实施例，于功能区块208的全电カ模式期间，功能区块208的电位相对较小且钳位装置PCl与NCl的电位足够大从而使得基底偏压导线204与206分别被钳制为核心电压VDD与參考电压VSS。例如，利用既定偏压电平，钳位装置PCl与NCl本身就足以确保沿着基底偏压导线204与206的电压由核心电压以及參考电压变动的范围不会超过ー既定最小电压电平。在另ー实施例，如较大的功能区块208或当大数目的P型与N型沟道装置耦接基底偏压导线，至少ー额外装置分别耦接于功能区块208中的每个基底偏压导线204与206 (如图2所示的额外钳位装置PCl与NCl)。于不同实施例，任何额外装置数目皆可提供于功能区块208，以使基底偏压导线204钳制于核心电压VDD以及使基底偏压导线206钳制于參考电压VSS，用以将电压变动最小化。如图2所示，功能区块208中的另ー P型沟道钳位装置PCN耦接基底偏压导线204。于前述近似的方法，P型沟道钳位装置PCN的漏极与基底耦接于基底偏压导线204，且其源极耦接核心电压VDD。P型沟道钳位装置PCN可为任何额外的P型沟道钳位装置的数量，用以钳制基底偏压204至核心电压VDD。同样地，于功能区块208的另ー N型沟道钳位装置NCN耦接基底偏压导线206。前述近似方法，N型沟道钳位装置NCN的漏极与基底耦接基底偏压导线206且其源极耦接參考电压VSS。N型沟道钳位装置NCN可为任何额外的N型沟道钳位装置的数量，用以钳制基底偏压导线206至参考 电压VSS。 由P型沟道钳位装置PCN与N型沟道钳位装置NCN分别耦接至基底偏压导线204与206，并且要求钳制移位致能信号(level-shifed signal) PEN与NEN分别驱动P型沟道钳位装置PCN与N型沟道钳位装置NCN，以确保上述钳位装置在低电カ模式完全不导通。若钳制移位致能信号PEN与NEN无法提供足够的电力以驱动额外的钳位装置，则将启用电压移位缓冲(buffer)电路。于ー实施例所示，钳制移位致能信号PEN提供至P型缓冲器(p-type buffer, PBUF) 224的输入端，使P型缓冲器224的输出推动钳位装置PCN的栅极，钳制移位致能信号NEN提供N型缓冲器(n-type buffer, NBUF) 226的输入端，使N型缓冲器226的输出推动钳位装置NCN的栅极。在任何类型的实施例，要求沿着基底偏压导线204与206的电压变动为最小化，并将考虑所包含的任何数目的缓冲器与钳位装置。当功能区块208位于低电カ模式，将致能控制装置214或是控制偏压产生器212以利用第一基底偏移电压驱动充电电压电平NCHG的电压高于核心电压VDD及利用第二基底偏移电压驱动充电电压电平PCHG的电压低于參考电压VSS。第一基底偏移电压及第ニ基底偏移电压可为相同或不同的电压电平。控制装置214设置钳位致能信号ENP为高电平及钳位致能信号ENN信号为低电平，所以设置充电电压电平NCHG的电压为于基底偏压导线204上的基底偏压VBNA的电压，且设置充电电压电平PCHG的电压为于基底偏压导线206上的基底偏压VBPA的电压。于此方式,在低电カ模式期间，将偏压于功能区块208的P型沟道装置Pl与其他P型沟道装置的基底以及N型沟道装置NI与其他N型沟道装置的基底，以减少或最小化于低电力模式下的功能区块208中的次临界漏电流。于功能区块208中的钳位装置PA与NB以及任一额外钳位装置(如PCI、PCN、NCl、NCN)不导通。将功能区块208由低电カ模式带回正常操作模式，控制装置214将先控制偏压产生器212以驱动于基底偏压导线204与206的充电电压电平NCHG与基底偏压VBM以及充电电压电平PCHG与基底偏压VBPA电压，分别返回至核心电压VDD与參考电压VSS的电压电平。接下来，控制装置214将设置钳位致能信号ENP为低电平与钳位致能信号ENN为高电平，使钳位装置导通以及不耦接基底偏压导线204与206至充电电压电平NCHG与充电电压电平PCHG。于不同类型的实施例中，在功能区块208操作于正常模式期间，控制装置214还可将偏压产生器212不导通或者是使其位于低电カ模式，或者是待机模式(standby)以保留电力。
于ー实施例的正常操作模式期间，钳位装置沿着基底偏压导线放置以确保当钳位装置致能时，每ー基底偏压导线的电压由核心电压以及參考电压变动的范围不会超过ー既定最小电压电平。于ー实施例中，该既定最小电压电平近似于10毫伏(mV)。若P型沟道钳位装置PA与NB无法满足维持于既定最小电压电平的电压变动，额外钳位装置(如PC1、PCN、NC1、NCN等)将沿着基底偏压导线分布。于ー实施例中，于基底偏压导线204与206上的钳位装置的实际位置将取决于数学模型分析或动态模拟等，以维持电压及噪声最小化，从而达到微处理器200的最佳化执行性能。功能区块208于微处理器中可为任何尺寸或类型的功能単元，上述微处理器于任何情况下(如节省电力(conserve power)或减少热度等)可选择性地要求功能单元或功能区块的电力切断(power down)。例如，功能区块208可为数据单元、数据快取(data catch)单元、整数单元(integer unit)及浮点单元(floating point unit,FPU)等其中之一。当功能区块208的电カ切断时，基底偏压导线204与206将分别充电至相对于核心电压电平VDD与參考电压电平VSS的一偏移偏压，以偏压于功能区块208中的P型或N型装置的基底，用以减少次临界漏电流。当功能区块208正常运作时，钳位装置钳制基底偏压导线204与206至核心电压电平与參考电压电平,将电压变动(voltage variation)与噪声最小化 以及改善电路的执行与操作。图3显示根据本发明一实施例所述的ー P型电平移位电路300，上述实施例亦可运用于P型电平移位电路116与220。P型电平移位电路300包括反相器302、四个P型沟道装置P1、P2、P3与P4以及N型沟道装置N1、N2、N3与N4。P型沟道装置P1、P2、P3与P4分别具有耦接至用以提供基底偏压VBNA的基底偏压导线304的源极与内部(internal)基底，上述基底偏压导线304代表提供基底偏压VBNA的电压的一基底偏压导线(如104或204)。N型沟道装置N1、N2、N3与N4分别具有耦接至參考电压VSS的源极与内部基底。钳位致能信号ENP可提供给P型沟道装置Pl的栅极与反相器302的输入端。P型沟道装置Pl的漏极耦接N型沟道装置NI的漏极与栅极以及N型沟道装置N2的栅极。反相器302的输出端耦接P型沟道装置P2的栅极，上述P型沟道装置P2的漏极耦接N型沟道装置N2的漏极以及P型沟道装置P3与N型沟道装置N3的栅极。P型沟道装置P3的漏极耦接N型沟道装置N3的漏极以及P型沟道装置P4与N型沟道装置N4的栅极。P型沟道装置P4的漏极与N型沟道装置N4的漏极耦接在一起，以输出钳制移位致能信号PEN。在操作机制中，输入的钳位致能信号ENP将设置于參考电压VSS与核心电压VDD之间。而输出的钳制移位致能信号PEN将设置于參考电压VSS与基底偏压VBNA之间。当钳位致能信号ENP设置为參考电压VSS，将P型沟道装置Pl导通且P型沟道装置P2不导通(反相器302的输出为核心电压VDD)。P型沟道装置Pl推动N型沟道装置N2的栅极的电平上升至基底偏压VBM，因此N型沟道装置N2将导通。N型沟道装置N2推动P型沟道装置P3及N型沟道装置N3的栅极至參考电压VSS，因此将导通P型沟道装置P3而不导通N型沟道装置N3。P型沟道装置P3推动P型沟道装置P4与N型沟道装置N4的栅极至基底偏压VBM，将导通N型沟道装置N4与不导通P型沟道装置P4。因此，当钳位致能信号ENP设置为參考电压VSS，通过N型沟道装置N4将使钳制移位致能信号PEN为參考电压VSS。当钳位致能信号ENP设置为核心电压VDD, P型沟道装置Pl不导通而P型沟道装置P2导通。由于P型沟道装置Pl为不导通，N型沟道装置NI将推动N型沟道装置N2的栅极为低电平，所以N型沟道装置N2将不导通。P型沟道装置P2推动P型沟道装置P3与N型沟道装置N3的栅极至基底偏压VBNA，则P型沟道装置P3不导通而N型沟道装置N3导通。N型沟道装置N3推动P型沟道装置P4与N型沟道装置N4的栅极至參考电压VSS，将导通P型沟道装置P4而不导通N型沟道装置N4。因此，当钳位致能信号ENP设置为核心电压VDD，P型沟道装置P4推动钳制移位致能信号PEN至基底偏压VBNA。在这种方式下，钳位致能信号ENP切换于參考电压VSS与核心电压VDD之间，且输出钳制移位致能信号PEN切换于參考电压VSS与基底偏压VBM之间。图4是显示根据本发明的一实施例所述的ー N型电平移位电路400，其中上述实施例亦可应用于N型电平移位电路118与222。N型电平移位电路400包括一反相器402，四个P型沟道装置P1、P2、P3与P4以及四个N型沟道装置N1 、N2、N3与N4。P型沟道装置P1、P2、P3与P4分别具有耦接至核心电压VDD的源极与内部基底。N型沟道装置N1、N2、N3与N4分别具有耦接至提供基底偏压VBPA的基底偏压导线404的源极与内部基底，上述基底偏压导线404可为提供基底偏压VBPA的电压的一基底偏压导线(如106或206)。钳位致能信号ENN可提供给N型沟道装置NI的栅极与反相器402的输入端。P型沟道装置Pl的漏极与栅极耦接N型沟道装置NI的漏极与P型沟道装置P2的栅极。反相器402的输出端耦接N型沟道装置N2的栅极，上述N型沟道装置N2的漏极耦接P型沟道装置P2的漏极与P型沟道装置P3与N型沟道装置N3的栅极。P型沟道装置P3的漏极耦接N型沟道装置N3的漏极以及P型沟道装置P4与N型沟道装置N4的栅极。P型沟道装置P4与N型沟道装置N4的漏极耦接在一起，并且输出钳制移位致能信号NEN信号。在操作机制中，输入的钳位致能信号ENN设置为參考电压VSS与核心电压VDD之间。输出钳制移位致能信号NEN设置于核心电压VDD与基底偏压VBPA之间。当钳位致能信号ENN设置为核心电压VDD，将导通N型沟道装置NI与不导通N型沟道装置N2 (反相器402的输出为參考电压VSS)。N型沟道装置NI推动P型沟道装置P2的栅极至基底偏压VBPA，因此P型沟道装置P2导通。P型沟道装置P2推动P型沟道装置P3及N型沟道装置N3的栅极至核心电压VDD，因此P型沟道装置P3不导通而N型沟道装置N3导通。N型沟道装置N3推动P型沟道装置P4与N型沟道装置N4的栅极至基底偏压VBPA，因此N型沟道装置N4不导通且P型沟道装置P4导通。因此，当钳位致能信号ENP设置为核心电压VDD，通过P型沟道装置P4推动的钳制移位致能信号NEN为核心电压VDD。当钳位致能信号ENN设置为參考电压VSS，将不导通N型沟道装置NI而导通N型沟道装置N2。由于N型沟道装置NI为不导通，P型沟道装置Pl推动P型沟道装置P2的栅极为高电平，所以P型沟道装置P2不导通。N型沟道装置N2推动P型沟道装置P3与N型沟道装置N3的栅极至基底偏压VBPA，将导通P型沟道装置P3而不导通N型沟道装置N3。P型沟道装置P3推动P型沟道装置P4与N型沟道装置N4的栅极至核心电压VDD，将不导通P型沟道装置P4而导通N型沟道装置N4。因此，当钳位致能信号ENN设置为參考电压VSS，N型沟道装置N4推动钳制移位致能信号NEN为基底偏压VBPA。在这种方式下，钳位致能信号ENN切换于參考电压VSS与核心电压VDD之间，且钳制移位致能信号NEN切换于基底偏压VBPA与核心电压VDD之间。图5显示根据本发明的一实施例所述的ー P型缓冲器224。钳制移位致能信号PEN提供给P型沟道装置Pl与N型沟道装置NI的栅极。P型沟道装置Pl的源极与基底耦接基底偏压导线204 (提供基底偏压VBNA)，P型沟道装置Pl的漏极耦接N型沟道装置NI的漏扱。P型沟道装置Pl与N型沟道装置NI的漏极耦接P型沟道装置P2与N型沟道装置N2的栅极。P型沟道装置P2的源极与基底耦接基底偏压导线204。P型沟道装置P2的漏极耦接N型沟道装置N2的漏扱。N型沟道装置NI与N2的源极耦接核心电压VSS以及P型沟道装置P2与N型沟道装置N2的漏极输出缓冲钳制移位致能信号BPEN。N型沟道装置NI与N2都有基底(内部)耦接至參考电压VSS。在操作机制下，当驱动钳制移位致能信号PEN为參考电压VSS时，P型沟道装置Pl与N型沟道装置N2都将导通；当P型沟道装置P2与N型沟道装置NI不导通，缓冲钳制移位致能信号BPEN将驱动为參考电压VSS。当钳制移位致能信号PEN为基底偏压VBNA吋，P型沟道装置Pl与N型沟道装置N2都不导通；当P型沟道装置P2与N型沟道装置NI都为导通，将推动缓冲钳制移位致能信号BPEN至基底偏压VBNA。在此方式下，缓冲钳制移位致能信号BPEN与钳制移位致能信号PEN设置为相同逻辑状态并切換缓冲钳制移位致能信 号BPEN于參考电压VSS与基底偏压VBNA的电平移位电压区之间。图6显示根据本发明的一实施例所述的ー N型缓冲器226。钳制移位致能信号NEN提供给P型沟道装置Pl与N型沟道装置NI的栅极。P型沟道装置Pl的源极耦接核心电压VDD，P型沟道装置Pl的漏极耦接N型沟道装置NI的漏扱。N型沟道装置NI的源极与基底耦接基底偏压导线206 (提供给基底偏压VBPA)。P型沟道装置Pl与N型沟道装置NI的漏极耦接P型沟道装置P2与N型沟道装置N2的栅极。P型沟道装置P2的源极耦接核心电压VDD与P型沟道装置P2的漏极耦接N型沟道装置N2的漏扱。N型沟道装置N2的源极与基底耦接基底偏压导线206以及P型沟道装置P2的漏极与N型沟道装置N2的漏极输出缓冲钳制移位致能信号BNEN。P型沟道装置Pl与P2都有基底(内部)耦接至核心电压VDD。在操作机制下，当推动钳制移位致能信号NEN为基底偏压VBPA吋，P型沟道装置Pl与N型沟道装置N2都将导通，同时P型沟道装置P2与N型沟道装置NI不导通，所以驱动缓冲钳制移位致能信号BNEN至基底偏压VBPA。当钳制移位致能信号NEN为核心电压VDD吋，P型沟道装置Pl与N型沟道装置N2都不导通；同时P型沟道装置P2与N型沟道装置NI都为导通，以推动缓冲钳制移位致能信号BNEN至核心电压VDD。在此方式下，缓冲钳制移位致能信号BNEN与钳制移位致能信号NEN设置为相同逻辑状态且缓冲钳制移位致能信号BNEN切换于核心电压VDD与基底偏压VBPA的电平移位电压区之间。图7显示根据本发明的一实施例所述的ー P型电平移位电路221。P型电平移位电路221近似于P型电平移位电路300。P型电平移位电路221用以提供充电电压电平NCHG的电压的导电信号线(conductive signal line) 203取代提供基底偏压VBNA的基底偏压导线304。在此方式下，钳位致能信号ENP设置于參考电压VSS与核心电压VDD之间，其中致能信号PENCH设置于參考电压VSS与充电电压电平NCHG之间。然而，P型电平移位电路221与P型电平移位电路300的操作方式完全相同的。 图8显示根据本发明的一实施例所述的ー N型电平移位电路223。N型电平移位电路223近似于N型电平移位电路400。N型电平移位电路223用以提供充电电压电平PCHG的电压的导电信号线205取代提供基底偏压VBPA的基底偏压导线404。在此方式下，钳位致能信号ENN设置于參考电压VSS与核心电压VDD之间，其中致能信号NENCH设置于核心电压VDD与充电电压电平PCHG之间。然而，N型电平移位电路223与N型电平移位电路400的操作方式完全相同。许多的可能的变动因素仍需要考虑。例如，图9显示ー实施例的图2所述的ー微处理器200。用前述近似方法，提供基底偏压电路202与功能区块208于微处理器200的晶片上，P型沟道选择电路216与N型沟道选择电路218在此位于功能区块208的外部。在此方案中，充电电压电平NCHG与充电电压电平PCHG将分别由对应的导电信号线203与205传送至P型沟道选择电路216与N型沟道选择电路218。上述P型沟道选择电路216与N型沟道选择电路218分别提供基底偏压VBNA与基底偏压VBPA于对应的基底偏压导线204与206。而由P型沟道选择电路216与N型沟道选择电路218的上述基底偏压导线204与206，分别传送上述基底偏压VBNA与基底偏压VBPA至功能区块208。此方案的操作方法是与图2的微处理器200的操作方法是相同的。图10显示微处理器200的另ー对应的实施例的示意图，P型沟道选择电路216与N型沟道选择电路218位于基底偏压电路202内。其中，基底偏压VBNA与基底偏压VBPA直接提供于基底偏压导线204与206上至功能区块 208。此外，操作方法与微处理器200的操作方法是相同的。前述的任一实施例皆可应用于更多类型的架构，參考电压(如VSS)可近似于0伏特(Volts，V)与核心电压(如VDD)可近似于IV。在一实施例中，偏压产生器驱动ー 800毫伏(milli volts,mV)的偏移电压(offset voltage)分别至对应的核心电压电平以及參考电压电平。于ー实施例中，于低电カ模式期间，当核心电压VDD为IV,将充电基底偏压VBNA近似于I. 8V以及当參考电压VSS为0V，将推降基底偏压VBPA近似于-800毫伏。根据装置的操作模式，可变化实际的核心电压。例如，于实际架构模式或实际状态之下，核心电压VDD可变动在近似于500mV至I. 4V之间。在一实施例中，基底偏压VBNA的偏移电压可不同于基底偏压VBPA的偏移电压。例如，偏移电压分别为300mV与500mV。然而，虽然偏压产生器(如112或212等)显示于晶片上，但为充电于基底偏压导线，偏压产生器或电荷泵可提供于晶片外。若提供于晶片外，外接控制的操作方法于前述方法相同，但控制装置(如114或214)于晶片外则无法提供控制信号BCTL或在晶片外部提供其他控制信号BCTL。于任何事件中，可利用偏压产生器或电荷泵分别驱动基底偏压VBNA与VBPA的基底偏压导线104/204与106/206的偏移电压至对应的核心电压与參考电压。以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进ー步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。附图中符号的简单说明如下100 :集成电路；101 P型基底；102、202 :基底偏压电路；109 :P型阱；103、105、107 :N型讲；111 :P型沟道装置；113 :N型沟道装置;104、106、204、206、304、404 :基底偏压导线;112、212 :偏压产生器;114、214 :控制装置;118、222、223 :N型电平移位电路；116、220,221 :P型电平移位电路;115、117、127 P型扩散区;119、123、125 :N型扩散区；121、129 :栅极绝缘层；203、205 :导电信号线；200 :微处理器；208 :功能区块；217、219、302、402 :反相器；224 P型缓冲器；226 :N型缓冲器；ENP、ENN :钳位致能信号；PEN、NEN :钳制移位致能信号；BPEN、BNEN :缓冲钳制移位致能信号；VBNA、VBPA :基底偏压；BCTL :控制信号；PCl、PA、PB、PCN P型沟道钳位装置；NC1、NA、NB、NCN :N型沟道钳位装置；NCHG、PCHG :充电电压电平；P1、P2、P3、P4 :P型沟道装置；N1、N2、N3、N4 :N型沟道装置。
权利要求
1.ー种微处理器装置，其特征在于，包括 一第一电源供应节点，提供一第一核心电压； 一功能区块，具有多个电カ模式，该功能区块包括 多个半导体装置，分别具有一基底接点；以及 一第一基底偏压导线，设置于上述功能区块及耦接至少ー上述半导体装置的上述基底接点； 一第一充电节点； 一第一选择电路，当上述功能区块于低电カ模式时，耦接上述第一基底偏压导线至上述第一充电节点，并于上述功能区块为全电カ模式时钳制上述第一基底偏压导线至上述第一电源供应节点；以及 一基底偏压电路，当上述功能区块于上述低电カ模式时，将上述第一充电节点充电至相对于上述第一核心电压的一第一偏移电压的一第一基底偏压； 其中，上述基底偏压电路包括一偏压产生器，当上述功能区块于上述低电カ模式时，上述偏压产生器将上述第一充电节点充电，当上述功能区块转换为上述全电カ模式时，上述偏压产生器驱动上述第一充电节点至上述第一核心电压。
2.根据权利要求I所述的微处理器装置，其特征在于，上述第一选择电路包括 一第一半导体装置耦接于上述第一电源供应节点及上述第一基底偏压导线之间； 一第二半导体装置耦接于上述第一基底偏压导线及上述第一充电节点之间；以及 其中上述第一选择电路于上述全电カ模式致能上述第一半导体装置及于上述低电カ模式致能上述第二半导体装置。
3.根据权利要求2所述的微处理器装置，其特征在干， 上述基底偏压电路还包括提供ー控制信号的ー控制装置，上述控制信号在上述功能区块操作于上述全电カ模式时具有一第一状态，并于上述功能区块操作于上述低电カ模式时具有一第二状态；以及 其中上述第一选择电路还包括用以接收上述控制信号的一控制输入端以及其中上述第一选择电路于上述控制信号于上述第一状态时致能上述第一半导体装置，并于上述控制信号于上述第二状态时致能上述第二半导体装置。
4.根据权利要求I所述的微处理器装置，其特征在于，还包括 一第二电源供应节点，提供一第二核心电压；以及 其中上述第一选择电路，包括 一控制输入端，接收ー控制信号，上述控制信号切换于上述第一核心电压与上述第二核心电压之间，以指示上述功能区块的电カ模式； 一电平移位电路，具有接收上述控制信号的一输入端与提供一电平移位控制信号的一输出端，其中上述电平移位控制信号切换于上述第一基底偏压与上述第二核心电压之间；一反相器，具有接收上述电平移位控制信号的一输入端及ー输出端，其中上述反相器的输出端切换于上述第一基底偏压及上述第二核心电压之间； 一第一半导体装置，包括接收上述电平移位控制信号的ー栅极、耦接上述第一电源供应节点的一源极以及耦接上述第一基底偏压导线的一漏极与一基底；以及 一第二半导体装置，包括耦接上述反相器的输出端的ー栅极、耦接上述第一充电节点的一源极以及耦接上述第一基底偏压导线的一漏极与一基底。
5.根据权利要求I所述的微处理器装置，其特征在于，还包括 一第一钳位装置，耦接于上述第一电源供应节点与上述第一基底偏压导线之间，上述第一钳位装置具有一控制输入端，其中当上述第一钳位装置的控制输入端致能时，上述第ー钳位装置钳制上述第一基底偏压导线至上述第一电源供应节点；以及 一电平移位电路，具有接收ー控制信号的ー输入端以及耦接于上述第一钳位装置的上述控制输入端的ー输出端，其中当上述功能区块为上述低电カ模式，上述电平移位电路驱动上述电平移位电路的输出端至上述第一基底偏压，以使上述第一钳位装置不导通。
6.根据权利要求5所述的微处理器装置，其特征在于，还包括 一第二钳位装置，耦接于上述第一电源供应节点与上述第一基底偏压导线之间，上述第一钳位装置还具有一控制输入端，其中当上述第二钳位装置的控制输入端致能时，上述第二钳位装置钳制上述第一基底偏压导线至上述第一电源供应节点；以及 ー缓冲器，具有耦接上述电平移位电路的一输入端与ー耦接上述第二钳位装置的上述栅极的输出端； 其中当上述功能区块于上述低电カ模式，上述缓冲器驱动其输出端跟随上述电平移位电路的上述输出端，以将上述第二钳位装置不导通。
7.根据权利要求I所述的微处理器装置，其特征在于，还包括 一第二电源供应节点，提供一第二核心电压； 其中上述功能区块还包括绕线于上述功能区块中的一第二基底偏压导线，上述第二基底偏压导线耦接至少ー上述半导体装置的上述基底接点； 一第二充电节点； 一第二选择电路，当上述功能区块于上述低电カ模式，耦接上述第二基底偏压导线至上述第二充电节点及当上述功能区块为上述全电カ模式，上述第二选择电路钳制上述第二基底偏压导线至上述第二电源供应节点；以及 其中当上述功能区块于上述低电カ模式时，上述基底偏压电路将上述第二充电节点充电至对应于上述第二核心电压的一第二偏移电压的一第二基底偏压。
8.根据权利要求7所述的微处理器装置，其特征在于，上述基底偏压电路包括ー偏压产生器，当上述功能区块于上述低电カ模式，上述偏压产生器将上述第一充电节点充电，以使得上述第一充电节点相对于上述第一核心电压具有一正电压偏移，以及当上述功能区块于上述低电カ模式，上述偏压产生器将上述第二充电节点充电，以使得上述第二充电节点相对于上述第二核心电压具有ー负电压偏移。
9.根据权利要求8所述的微处理器装置，其特征在干， 上述第一选择电路，包括 一第一 P型沟道装置，具有一源极与ー漏极耦接于上述第一电源供应节点及上述第一基底偏压导线之间；以及 一第二 P型沟道装置，具有一源极及ー漏极耦接于上述第一充电节点及上述第一基底偏压导线之间；以及 上述第二选择电路，包括 一第一 N型沟道装置，具有一源极及ー漏极耦接于上述第二电源供应节点与上述第二基底偏压导线之间；以及 一第二 N型沟道装置，具有一源极及ー漏极耦接于上述第二充电节点与上述第二基底偏压之间。
10.根据权利要求9所述的微处理器装置，其特征在干， 上述基底偏压电路还包括控制装置，上述控制装置设置ー P型控制信号与一 N型控制信号，其中上述P型控制信号与上述N型控制信号分别切换于上述第一核心电压与上述第二核心电压之间，用以指示上述功能区块的电カ模式； 其中上述第一选择电路，还包括 一 P型电平移位电路，具有接收上述P型控制信号的一输入端与提供一第一电平移位控制信号的ー输出端，上述第一电平移位控制信号切换于上述第二核心电压与上述第一基底偏压之间； 一第一反相器，具有接收上述第一电平移位控制信号的一输入端与切换于上述第二核心电压及上述第一基底偏压之间的ー输出端； 其中上述第一 P型沟道装置具有耦接于上述第一基底偏压导线的一基底与接收上述第一电平移位控制信号的一栅极；以及 其中上述第二 P型沟道装置具有耦接于上述第一基底偏压导线的一基底与耦接上述第一反相器的上述输出端的ー栅极；以及其中上述第二选择电路，还包括 一 N型电平移位电路，具有接收上述N型控制信号的一输入端与提供一第二电平移位控制信号的ー输出端，上述第二电平移位控制信号切换于上述第一核心电压与上述第二基底偏压之间； 一第二反相器，具有接收上述第二电平移位控制信号的一输入端与切换于上述第一核心电压及上述第二基底偏压之间的ー输出端； 其中上述第一 N型沟道装置具有耦接于上述第二基底偏压导线的一基底与接收上述第二电平移位控制信号的一栅极；以及 其中上述第二 N型沟道装置具有耦接于上述第二基底偏压导线的一基底与耦接上述第二反相器的上述输出端的一栅极。
11.根据权利要求I所述的微处理器装置，其中于上述功能区块中提供上述第一充电节点及上述第一选择电路。
12.—种选择基底偏压的方法,其特征在于,用于ー微处理器晶片的一功能区块的多个半导体装置，上述微处理器晶片包括绕线于上述功能区块中的一基底偏压导线，用于减少上述半导体装置的至少一次临界漏电流，上述选择基底偏压的方法包括 当上述功能区块为ー第一电カ状态，将钳制上述基底偏压导线至一第一核心电压； 当上述功能区块为ー第二电カ状态，将不钳制上述基底偏压导线以及驱动上述基底偏压导线至一基底偏压； 其中，上述钳制步骤包括致能耦接于上述基底偏压导线与上述第一核心电压之间的ー钳位装置； 上述钳位装置包括一半导体装置，具有一栅极、耦接于上述第一基底偏压导线的一漏极与一基底以及耦接于上述第一核心电压的一源极，其中上述钳制步骤包括驱动上述半导体装置的上述栅极至一第二核心电压，以及其中上述不钳制步骤包括驱动上述半导体装置的上述栅极至上述基底偏压。
13.根据权利要求12所述的选择基底偏压的方法，其特征在于，还包括 移位一致能信号的电平至一电平移位致能信号，上述致能信号切换于上述第一核心电压及上述第二核心电压之间以及上述电平移位致能信号切换于上述基底偏压及上述第二核心电压之间；以及 提供上述电平移位致能信号至上述半导体装置的上述栅极。
14.根据权利要求12所述的选择基底偏压的方法，其特征在于，驱动上述基底偏压导线的步骤包括 充电一充电节点至对应于上述第一核心电压的一偏移电压；以及 将上述基底偏压导线耦接至上述充电节点。
15.根据权利要求14所述的选择基底偏压的方法，其特征在于，上述将基底偏压导线耦接至上述充电节点的步骤包括致能耦接于上述基底偏压导线及上述充电节点之间的ー半导体装置。
全文摘要
一种微处理器装置、集成电路以及选择基底偏压的方法，该微处理器装置包括第一电源供应节点、功能区块、第一基底偏压导线、第一充电节点、第一选择电路及基底偏压电路。第一电源供应节点提供第一核心电压。功能区块有多个电力模式，包括多个半导体装置，均具有基底接点及第一基底偏压导线设置于功能区块并耦接至少一半导体装置的基底接点。第一选择电路于低电力模式时耦接第一基底偏压导线至第一充电节点以及于全电力模式时钳制第一基底偏压导线至第一电源供应节点。基底偏压电路于低电力模式时将第一充电节点充电至相对于第一核心电压的第一偏移电压的第一基底偏压。半导体装置提供钳制或耦接其他基底偏压导线。本发明可降低次临界漏电流。
文档编号H03K19/00GK102647175SQ20121013502
公开日2012年8月22日 申请日期2009年9月25日 优先权日2008年9月25日
发明者凡妮莎·S·坎尼克, 詹姆斯·R·隆柏格, 达鲁斯·D·嘉斯金斯, 雷蒙·A·贝特伦, 马修·罗素·尼克森, 马克·J·伯兹 申请人:威盛电子股份有限公司