专利名称：逐次逼近寄存器模数转换器及模数转换方法
技术领域：
本发明有关于ー种模数转换器(analog to digital converter, ADC),且特别有关于ー种逐次逼近(successive approximation)寄存器模数转换器及模数转换方法。
背景技术：
目前，模数转换器广泛地使用在各种应用中，例如医学系统、音频系统、测试和测量设备、通信系统以及影像和视频系统等。常见的模数转换器的结构包含快速(flash)模数转换器、流水线(pipeline)模数转换器以及逐次逼近寄存器(successive approximationregister, SAR)模数转换器。虽然快速模数转换器与流水线模数转换器的处理速度比逐次逼近寄存器模数转换器快，然而快速模数转换器与流水线模数转换器的耗电量相当大，因而不适用于使用有限电源供应的系统，例如便携式设备。 逐次逼近寄存器模数转换器(SAR ADC)的类型包含使用电阻式数模转换器(digital to analog converter,DAC)的电阻串SAR ADC、使用电容式数模转换器的电容阵列SAR ADC以及使用混合式数模转换器(例如电阻-电容数模转换器，C+R DAC)的电阻-电容混合SAR ADC0 一般而言，相较于电阻串SARADC，电容阵列SAR ADC具有较佳的线性。此夕卜，电阻-电容混合SAR ADC通常用于减少实际布局中冗长电阻串或是大面积电容阵列所导致的布局面积。然而，由于半导体エ艺的限制，大的电容值是必要的，于是会牺牲面积以及増加耗电量。对SAR ADC而言，由于电容式数模转换器或是混合式数模转换器中电容的不匹配，会使得中间码(middle-code)的转变(transition)成为造成非线性的主要原因。因此,需要能在不增加SARADC的电容值的情况下，改善线性。
发明内容
有鉴于此，特提供以下技术方案本发明的实施方式提供ー种逐次逼近寄存器模数转换器，用于将模拟输入信号转换成数字输出信号，包含数模转换器、比较器、以及逐次逼近寄存器逻辑。数模转换器具有用来接收模拟输入信号的输入端、用来根据模拟输入信号、最高有效位电容值以及小于最高有效位电容值的多个有效位电容值而提供中间模拟信号的输出端，以及数模转换器包含第一切換式电容阵列与第二切換式电容阵列。第一切換式电容阵列耦接于数模转换器的输入端以及输出端，用来根据选择信号选择性地提供最高有效位电容值或是多个有效位电容值，其中多个有效位电容值的总和等于最高有效位电容值；以及第二切換式电容阵列耦接于数模转换器的输入端以及输出端，用来当第一切換式电容阵列提供最高有效位电容值时提供多个有效位电容值，以及当第一切換式电容阵列提供多个有效位电容值时提供最高有效位电容值。比较器用来根据中间模拟信号而提供比较結果。逐次逼近寄存器逻辑用来根据比较结果而提供数字输出信号。本发明的实施方式另提供ー种模数转换方法，适用于逐次逼近寄存器模数转换器，其中逐次逼近寄存器模数转换器具有数模转换器以及逐次逼近寄存器逻辑，所述模数转换方法包含根据选择信号，通过数模转换器的第一切換式电容阵列来选择性地提供最高有效位电容值或是小于最高有效位电容值的多个有效位电容值；当多个有效位电容值是由第一切換式电容阵列所提供时，通过数模转换器的第二切換式电容阵列来提供最高有效位电容值；当最高有效位电容值是由第一切換式电容阵列所提供时，通过数模转换器的第ニ切换式电容阵列来提供多个有效位电容值；根据模拟输入信号、最高有效位电容值以及多个有效位电容值，得到中间模拟信号；根据中间模拟信号，提供比较結果；以及根据比较结果，通过逐次逼近寄存器逻辑来提供数字输出信号。以上所述的逐次逼近寄存器模数转换器及模数转换方法能够在不増加电容值的前提下改善模数转换的线性。
图IA是根据本发明实施例的底板采样逐次逼近寄存器模数转换器的示意图；图IB是根据本发明实施例的顶板采样逐次逼近寄存器模数转换器的示意图；图2A是根据本发明实施例的ニ进制加权M位电容式数模转换器的示意图，适用于图IB的顶板采样逐次逼近寄存器模数转换器；图2B是根据本发明实施例的則立电容式数模转换器的示意图，适用于图IA的底板采样逐次逼近寄存器模数转换器；图3是根据本发明实施例的3位电容式数模转换器的示意图；图4A是第K个采样周期期间的数模转换电路的等效电路的示意图；图4B是第K+1个采样周期期间的数模转换电路的等效电路的示意图；图5是图3中切换式电容阵列的电容交换操作的示意图。
具体实施例方式在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准贝1J。在通篇说明书及权利要求项中所提及的「包含」为ー开放式的用语，故应解释成「包含但不限定干」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。为了让本发明的该和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下实施例图IA是根据本发明实施例的底板采样(bottom-plate sampling)逐次逼近寄存器模数转换器(SAR ADC) 100A的示意图。逐次逼近寄存器模数转换器100A可在全部可能的量化电平(quantization level)之间来透过ニ进制搜寻■程序产生数字输出信号SD()Ut,其中数字输出信号SD()Ut表不模拟输入信号SAin的强度(在ー个米样时间的情况下)。逐次逼近寄存器模数转换器100A包含采样与保持电路110、数模转换器(DAC) 120、比较器130以及逐次逼近寄存器逻辑140。采样与保持电路110对模拟输入信号SAin进行采样，而得到已采样的模拟信号SSH。数模转换器120根据已采样的模拟信号Ssh、參考信号SMf、选择信号Sa以及多个控制信号CNT1-CNTn来产生中间模拟信号SIA。在一个实施例中，数模转换器120更可根据多个參考信号(例如Sraf+与Sref-)以及共同信号(common signal,例如Vcm)而产生中间模拟信号SIA。比较器130根据中间模拟信号Sia而提供比较结果CMP。逐次逼近寄存器逻辑140根据比较结果CMP而提供数字输出信号SD()Ut。此外，逐次逼近寄存器逻辑140更可根据比较结果CMP来提供控制信号CNT1-CNTn至数模转换器120。在此实施例中，逐次逼近寄存器逻辑140会提供选择信号Sa至数模转换器120，以执行电容交換操作，其中电容交換操作的详细实施方式将描述于下文。在此实施例中，数模转换器120为电容式数模转换器或是混合式数模转换器(C+R DAC)。在逐次逼近寄存器模数转换器100A中，数字输出信号Sllwt的每一位，从最高有效位(most significant bit, MSB)开始，是由逐次逼近寄存器逻辑140在采样与保持电路110的一个采样周期的期间所決定的。例如，为了决定数字输出信号Sltout的最高有效位，逐次逼近寄存器逻辑140会将最高有效位控制信号CNT1设为ー特定逻辑值(例如“ 1”)，而逐 次逼近寄存器逻辑140会同时地将其他控制信号CNT2-CNTn设为其他逻辑值(例如“O”)。然后，数模转换器120会相应于控制信号CNT1-CNTn而产生中间模拟信号SIA。假设该特定逻辑值为“1”，当比较结果CMP指示已采样的模拟信号Ssh小于中间模拟信号Sia吋，则逐次逼近寄存器逻辑140会决定数字输出信号Sllwt的最高有效位的值为“0”，否则则为“I”。在确定了数字输出信号Sllwt的最高有效位之后，逐次逼近寄存器逻辑140会将下ー个有效位控制信号CNT2设为“ I ”，而将接着的控制信号CNT3-CNTn设为“O”。然后，数模转换器120会产生新的中间模拟信号SIA。类似地，逐次逼近寄存器逻辑140会根据新的比较结果CMP而决定数字输出信号Sltout的下一个有效位。该方法会持续执行，直到数字输出信号Sllwt的全部位都已经确定。图IB是根据本发明实施例的顶板采样(top-plate sampling)逐次逼近寄存器模数转换器100B的示意图。相似地，根据来自采样与保持电路110的已采样的模拟信号SSH、參考信号S,ef+与S,ef_、选择信号Sa以及多个控制信号CNT1-CNTn，数模转换器120会产生中间模拟信号Sia至比较器130。图2A是根据本发明实施例的ニ进制加权M位电容式数模转换器200的示意图，其适用于图IB的顶板采样逐次逼近寄存器模数转换器100B。在图2A中，数模转换器200用来处理由输入端INl与输入端IN2所接收的单端信号。数模转换器200包含两个切换式电容阵列210与220。切换式电容阵列210与切换式电容阵列220以并联方式连接且具有相同的结构。切换式电容阵列210与220各自包含多个分支，其中每一分支耦接于数模转换器200的输入端INl与输入端IN2。以切换式电容阵列210做为例子来说明，切換式电容阵列210包含M个分支，其形成ニ进制加权电容的阵列。每一分支包含具有个别电容值的电容、与电容串联的开关以及用来控制开关的复用器(multiplexer, MUX)。举例来说,在切换式电容阵列210的第一分支(标示为Ist)中，电容C11耦接于输入端INl以及开关SW11之间，而开关SW11耦接于电容Cn、输入端IN2以及共同端C0M，其中复用器MUX11会根据选择信号Sel而提供控制信号CNT2或CNTi来控制开关SWn。根据来自复用器MUX11的控制信号，开关Sff11会选择性地耦接电容C11至输入端IN2或是共同端COM。此外，在切换式电容阵列210的第M个分支(标示为Mth)中，电容CIm耦接于输入端INl以及开关SWim之间，而开关SWim耦接于电容Cim、输入端IN2以及共同端COM，其中复用器MUXim会根据选择信号Sa而提供控制信号CNTn或CNTi来控制开关SWim，其中N=M+1。根据来自复用器MUXm的控制信号，开关SWim会选择性地耦接电容Cim至输入端IN2或是共同端COM。再者，电容C11-Cim为ニ进制加权电容，即Cn=2C12、C12=2C13、…、C1以及C1(m_d=2C1m，且电容Cn-Cm的电容值总和与数模转换器200的最高有效位电容值相同。类似地，切换式电容阵列220的电容C21-C2m的电容值总和也与数模转换器200的最高有效位电容值相同。同时參考图IB以及图2A，输入端INl用来接收已采样的模拟信号Ssh，而输入端IN2用来接收參考信号SMf+。此外，共同端COM用来接收不同于參考信号SMf+的參考信号Sref_0逐次逼近寄存器逻辑140会提供控制信号CNT1-CNTn来控制数模转换器200的切換式电容阵列210与220，以便对所对应的电容进行切換，而能在输出端OUT得到中间模拟信号Siao因此，比较器130A可根据中间模拟信号Sia以及共同信号Vqi来得到比较结果CMP。參考信号SMf+与SMf_以及共同信号Vqi是根据数模转换器200的切换规则而决定的。 图2B是根据本发明实施例的M位电容式数模转换器的示意图，其适用于图IA的底板采样逐次逼近寄存器模数转换器100A。在此实施例中，每ー开关SW31-SW3m以及每ー开关SW41-SW4m都是三端点开关，其中输入端IN2用来接收參考信号SMf+、共同端COM用来接收參考信号SMf_而输入端IN3用来接收共同信号V。!!。图3是根据本发明实施例的3位电容式数模转换器300的示意图。在图3中，数模转换器300用来处理由输入端IN1P/IN1N与输入端IN2P/IN2N所接收的差分信号。数模转换器300包含四个切换式电容阵列310、320、330与340。比较器130B的反向输入端耦接于数模转换器300的输出端0UT2，而比较器130B的非反向输入端耦接于数模转换器300的输出端0UT1。四个切换式电容阵列310、320、330与340具有相同的电路结构，以及每一切換式电容阵列包含三条分支，其形成ニ进制加权电容阵列。如之前所描述，每一分支包含具有个别电容值的电容、与电容串联的开关以及用来控制开关的复用器。再者，在此实施例中，控制信号的数量为4个，即CNT1. CNT2, CNT3与CNT4。在每个切換式电容阵列中，各复用器根据选择信号来选择性地提供最高有效位控制信号CNT1或是其他控制信号(CNT2、CNT3或CNT4)来控制对应的开关，其中最高有效位控制信号CNT1用来提供最高有效位电容值。图4A与图4B用来描述本发明实施例的图3中数模转换电路300的电容交换操作的实施方式。图4A是第K个采样周期期间的数模转换电路300的等效电路的示意图，而图4B是第K+1个采样周期期间的数模转换电路300的等效电路的示意图。在第K个采样周期期间，第K个已采样的模拟差分信号Ssh+与Ssh-会分别输入至输入端INlP与IN1N，而參考信号Sref会输入至输入端IN2P与IN2N。此外,不同于參考信号Sref的參考电压会输入至共同端COMP与共同端C0MN。请同时參考图3与图4A，在图3的切换式电容阵列310与330中，来自图I的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUXn、MUX12、MUX13、MUX31、MUX32与MUX33),来提供最高有效位控制信号CNTi至全部的开关(即SWn、SW12、SW13、SW31、SW32与SW33),其结果如等效电路410A与430A所示。因此，在每ー电路410A与430A中，电容4C是数模转换器300的最大有效电容，其与切换式电容阵列的全部电容的总和相同，即4C=Cn+C12+C13=C31+C32+C33。此外，在图3的切换式电容阵列320与340中，来自图I的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUX21、MUX22,MUX23> MUX41, MUX42与MUX43),来提供除了最高有效位控制信号CNTl之外的其他控制信号至对应的开关(即SW21、SW22、SW23、SW41、SW42与SW43),其结果如等效电路420A与440A所示。切换式电容阵列310的电容Cn、切换式电容阵列320的电容C21、切换式电容阵列330的电容C31与切换式电容阵列340的电容C41的电容值与最大有效电容4C的一半相同，其将形成电路410A、420A、430A与440A中的电容2C，即2C=Cn=C21=C31=C41=4C/2。再者，切换式电容阵列310的电容C12与C13、切换式电容阵列320的电容C22与C23、切换式电容阵列330的电容C32与C33与切换式电容阵列340的电容C42与C43的电容值与电容2C的一半相同，其将形成电路 410A、420A、430A 与 440A 中的电容 C，即 C=C12=C13=C22=C23=C32=C33=C42=C4315 具体而言，每一电容可提供个别的电容值。參考图5，图5是图3中切换式电容阵列310与320的电容交换操作的示意图。由于切换式电容阵列310与320的电容交换操作与切换式电容阵列330与340的电容交换操作相同，因此为了简化说明，图5仅描述切換式电容阵列310与320的电容交換的操作方式。请同时參考图3、图4A与图5，切换式电容阵列310与320的每ー电容都由单位电容所组成，其中单位电容为数模转换器300的最小有效位电容值。在切换式电容阵列310中，电·容C12与电容C13分别由单位电容U6以及单位电容U5所组成，而电容C11由两个单位电容U7与U8所组成。在切换式电容阵列320中，电容C22与电容C23分别由单位电容U2以及单位电容Ul所组成，而电容C21由两个单位电容U3与U4所组成。因此，在第K个采样周期的期间，对比较器130B的非反相输入端而言，最高有效位电容值4C是由切换式电容阵列310的全部电容所提供(即4C=U8+U7+U6+U5)，而小于最高有效位电容值4C的其他电容值是由切换式电容阵列320的不同电容所提供(即2C=U4+U3、C=U2与C=U1)。类似地，对比较器130B的反相输入端而言，最高有效位电容值是由切換式电容阵列330的全部电容所提供，而小于最高有效位电容值的其他电容值是由切换式电容阵列340的不同电容所提供。于是，根据这些电容值，图3的数模转换器300可在第K个采样周期期间对控制信号CNT1-CNT4进行转换，以得到中间模拟信号SIA。在此实施例中，图3的数模转换器300为3位的数模转换器，而有效位电容值的数量为3个，即C、2C与4C。接着，在第(K+1)个采样周期期间，第(K+1)个已采样的模拟差分信号Ssh+与Ssh-会分别输入至输入端INlP与IN1N，而參考信号S,ef会输入至输入端IN2P与IN2N。情同时參考图3与图4B，在图3的切換式电容阵列320与340中，来自图I的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUX21、MUX22、MUX23、MUX41、MUX42与MUX43),来提供最高有效位控制信号CNTi至全部的开关(即SW21、Sff22, SW23、Sff41, Sff42与SW43),其结果如等效电路420B与440B所示。因此，在每ー电路420B与440B中，电容4C是数模转换器300的最大有效电容。此外，在图3的切换式电容阵列310与330中，来自图I的逐次逼近寄存器逻辑140的选择信号SEL会控制全部的复用器(即MUXn、MUX12、MUX13> MUX31、MUX32与MUX33),来提供除了最高有效位控制信号CNT1之外的其他控制信号(即CNT2XNT3与CNT4)至对应的开关(即SWn、Sff12, SW13、Sff31 > Sff32与SW33),其结果如等效电路410B与430B所示。电容的相关性如之前所描述。请同时參考图3、图4B与图5，在第(K+1)个采样周期的期间，对比较器130B的非反相输入端而言，最高有效位电容值4C是由切换式电容阵列320的全部电容所提供(即4C=U4+U3+U2+U1)，而小于最高有效位电容值的其他电容值是由切换式电容阵列310的不同电容所提供(即2C=U8+U7、C=U6与C=U5)。类似地，对比较器130B的反相输入端而言，最高有效位电容值是由切換式电容阵列340的全部电容所提供，而小于最高有效位电容值的其他电容值是由切换式电容阵列330的不同电容所提供。于是，根据这些电容值，图3的数模转换器300可在第(K+1)个采样周期期间对控制信号CNT1-CNT4进行转换，以得到中间模拟信号SIA。在使用最大有效电容来提供最高有效位电容值的传统逐次逼近寄存器模数转换器中，由于电容的不匹配，当最高有效位变动发生时，例如数字输入从“1000…”转变至“0111…”或反之亦然，会发生中间码错误的现象。与传统的逐次逼近寄存器模数转换器相比，实施例中的最高有效位电容值是依据电容交換操作而由多个电容所提供。假设第K个已采样的模拟信号的转换结果为sDwt+se OT，其中Sltout表示模数转换器的数字输出信号而Serror表示中间码错误(middle codeerror)。通过交换电容,第(K+1)个已采样的模拟信号的转换结果为SDwt-S_OT。因此，可以得到没有中间码错误Swra的平均效应，即(Sdwt+Se OT+SD()Ut-Semj2SD()Ut，于是中间码错误会被抑制而小于统计平均。在图4A与图4B中，交替地交换切换式电容阵列的电容仅仅是个例子，并非用以限定本发明。在其他实施例中，图I的逐次逼近寄存器逻辑140可提供选择信号SEL来随机地交换切换式电容阵列的
电容。再者，由于电容不匹配所引起的中间码错误已经被校正，则模数转换器的微分非线性(differential nonlinearity, DNL)以及积分非线性(integral nonlinearity, INL)会被改善，因此增加了线性。在较佳实施例中，微分非线性以及积分非线性改善了 O. 707(=V 2/2)。既然改善了积分非线性,那么无杂波动态范围(spurious free dynamic range,SFDR)也会改善。具体而言，通过将最大有效电容划分成多个个子电容，由实施例的逐次逼近寄存器模数转换器所执行的电容交換操作会交替地或是随机地对逐次逼近寄存器模数转换器的电容进行交換。此外，仅需要少数的复用器以及简单的逻辑组件来完成进行电容交換操作的交换逻辑电路，因此交换逻辑电路的设计可容易实现。与传统的逐次逼近寄存器模数转换器相比，根据本发明的实施例，也可使用较小的电容来获得相同的准确性，因此可降低实施例中逐次逼近寄存器模数转换器的面积以及耗电量。换句话说，所需要的电容值减少，而实施例中逐次逼近寄存器模数转换器的线性会維持相同。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种逐次逼近寄存器模数转换器，用于将模拟输入信号转换成数字输出信号，包含: 数模转换器，具有用来接收该模拟输入信号的输入端、用来根据该模拟输入信号、最高有效位电容值以及小于该最高有效位电容值的多个有效位电容值而提供中间模拟信号的输出端，以及该数模转换器包含 第一切换式电容阵列，耦接于该数模转换器的该输入端以及该输出端，用来根据选择信号选择性地提供该最高有效位电容值或是该多个有效位电容值，其中该多个有效位电容值的总和等于该最闻有效位电容值；以及 第二切换式电容阵列，耦接于该数模转换器的该输入端以及该输出端，用来当该第一切换式电容阵列提供该最高有效位电容值时，提供该多个有效位电容值，以及当该第一切换式电容阵列提供该多个有效位电容值时，提供该最高有效位电容值； 比较器，用来根据该中间模拟信号而提供比较结果；以及 逐次逼近寄存器逻辑，用来根据该比较结果而提供该数字输出信号。
2.如权利要求I所述的逐次逼近寄存器模数转换器，其特征在于该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个二进制加权电容，以及该逐次逼近寄存器逻辑更提供该选择信号至该第一切换式电容阵列与该第二切换式电容阵列，以便控制该第一切换式电容阵列与该第二切换式电容阵列交替地或是随机地提供该最高有效位电容值。
3.如权利要求I所述的逐次逼近寄存器模数转换器，其特征在于该逐次逼近寄存器逻辑更分别提供多个控制信号至该第一切换式电容阵列与该第二切换式电容阵列，其中该多个控制信号包含最高有效位控制信号。
4.如权利要求3所述的逐次逼近寄存器模数转换器，其特征在于该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个分支，其中该多个分支的每一个包含 电容，耦接于该数模转换器的该输入端以及该输出端； 开关，耦接于该电容；以及 复用器，用来根据该选择信号而选择性地提供该最高有效位控制信号或是其他该多个控制信号中的一个来控制该开关，使得该开关选择性地提供第一参考信号或是第二参考信号至该电容。
5.如权利要求4所述的逐次逼近寄存器模数转换器，其特征在于该数模转换器为N位的数模转换器，以及该多个有效位电容值的数量为N个。
6.如权利要求5所述的逐次逼近寄存器模数转换器，其特征在于该多个控制信号的数量为(N+1)个，以及该多个分支的数量为N个。
7.如权利要求5所述的逐次逼近寄存器模数转换器，其特征在于该电容的每一个都是用来提供该N个有效位电容值的一个别的电容值。
8.如权利要求5所述的逐次逼近寄存器模数转换器，其特征在于该N个有效位电容值的每一个都是单位电容值的倍数，以及该单位电容值为最小有效位电容值。
9.一种模数转换方法，适用于逐次逼近寄存器模数转换器，其中该逐次逼近寄存器模数转换器具有数模转换器以及逐次逼近寄存器逻辑，该模数转换方法包含 根据选择信号，通过该数模转换器的第一切换式电容阵列来选择性地提供最高有效位电容值或是小于该最高有效位电容值的多个有效位电容值； 当该多个有效位电容值是由该第一切换式电容阵列所提供时，通过该数模转换器的第二切换式电容阵列来提供该最高有效位电容值； 当该最高有效位电容值是由该第一切换式电容阵列所提供时，通过该数模转换器的该第二切换式电容阵列来提供该多个有效位电容值； 根据模拟输入信号、该最高有效位电容值以及该多个有效位电容值，得到中间模拟信号; 根据该中间模拟信号，提供比较结果；以及 根据该比较结果，通过该逐次逼近寄存器逻辑来提供数字输出信号。
10.如权利要求9所述的转换方法，其特征在于该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个二进制加权电容，以及该逐次逼近寄存器逻辑更提供该选择信号至该第一切换式电容阵列与该第二切换式电容阵列，以便控制该第一切换式电容阵列与该第二切换式电容阵列交替地或是随机地提供该最高有效位电容值。
11.如权利要求9所述的转换方法，其特征在于该数模转换器具有用来接收该模拟输入信号的输入端以及用来提供该中间模拟信号的输出端，其中该第一切换式电容阵列耦接于该数模转换器的该输入端以及该输出端，以及该第二切换式电容阵列耦接于该数模转换器的该输入端以及该输出端。
12.如权利要求11所述的转换方法，其特征在于其中该逐次逼近寄存器逻辑更分别提供多个控制信号至该第一切换式电容阵列与该第二切换式电容阵列，其中该多个控制信号包含最高有效位控制信号。
13.如权利要求12所述的转换方法，其特征在于该第一切换式电容阵列与该第二切换式电容阵列的每一个都包含多个分支，其中该多个分支的每一个包含 电容，耦接于该数模转换器的该输入端以及该输出端； 开关，耦接于该电容；以及 复用器，用来根据该选择信号而选择性地提供该最高有效位控制信号或是其他该多个控制信号中的一个来控制该开关，使得该开关选择性地提供第一参考信号或是第二参考信号至该电容。
14.如权利要求13所述的转换方法，其特征在于该数模转换器为N位的数模转换器，以及该多个有效位电容值的数量为N个。
15.如权利要求14所述的转换方法，其特征在于该多个控制信号的数量为(N+1)个，以及该多个分支的数量为N个。
16.如权利要求14所述的转换方法，其特征在于该电容的每一个都是用来提供该N个有效位电容值的一个别的电容值。
17.如权利要求14所述的转换方法，其特征在于该N个有效位电容值的每一个都是单位电容值的倍数，以及该单位电容值为最小有效位电容值。
全文摘要
一种逐次逼近寄存器模数转换器及模数转换方法。所述逐次逼近寄存器模数转换器用于将模拟输入信号转换成数字输出信号，包含数模转换器、比较器、以及逐次逼近寄存器逻辑。数模转换器具有用来接收模拟输入信号的输入端，以及用来根据模拟输入信号、最高有效位电容值以及小于最高有效位电容值的多个有效位电容值而提供中间模拟信号的输出端；比较器用来根据中间模拟信号而提供比较结果；逐次逼近寄存器逻辑用来根据比较结果而提供数字输出信号。以上所述的逐次逼近寄存器模数转换器及转换方法能够改善模数转换的线性。
文档编号H03M1/38GK102843140SQ20121020998
公开日2012年12月26日 申请日期2012年6月20日 优先权日2011年6月24日
发明者吴孟轩, 钟勇辉 申请人:联发科技股份有限公司