射频脉冲信号产生用切换电路、射频脉冲信号产生电路的制作方法

专利名称：射频脉冲信号产生用切换电路、射频脉冲信号产生电路的制作方法
技术领域：
本发明涉及产生在雷达装置等物标探测装置所使用的脉冲状的发送信号的RF(射频)脉冲信号产生电路、以及在该RF脉冲信号产生电路所使用的切换电路。
背景技术：
以往，在雷达装置等物标探测装置中，通过向探测区域发送高频信号(RF信号)并且接收该发送信号经物标反射而成的反射信号来进行物标探测。
如专利文献I所示，物标探测装置控制为脉冲成形RF信号，并仅在预先设定的发送期间发送由规定的脉冲高组成的RF脉冲信号。并且，物标探测装置将由这样的规定的脉冲高组成的RF脉冲信号未发送的期间作为接收期间，并在该接收期间接收反射信号。另外，当前由于应用脉冲压缩处理等不会采用C级放大而采用A级、AB级放大。
为了产生这样的RF脉冲信号，可控制放大RF信号的功率FET (Field Effect Transistor，场效应管)的输出，采用控制功率FET的栅极电压的方法或如专利文献I所示的控制功率FET的漏极电压的方法。
图7A为控制普通的功率FET的漏极电压的以往的漏极切换电路21P的电路图，图 7B是动作说明图。如图7A所示，以往的漏极切换电路21P具有η型的场效应管(FET)211P、 213P与P型的FET212P。FET211P的栅极连接于控制脉冲输入端子214C。FET211P的源极接地，FET211P的漏极通过电阻217P连接于驱动电压输入端子214D。FET211P的漏极连接于 FET212P、213P 的栅极。
FET212P的源极连接于驱动电压输入端子214D，FET212P的漏极连接于FET213P的漏极。FET213P的源极接地。
在控制脉冲输入端子214C施加控制脉冲信号，在驱动电压输入端子214D施加驱动电压Vds。
由这样的结构组成的漏极切换电路21P中的FET212P的漏极与FET213P的漏极的连接点连接于功率FET的漏极。于是，在控制脉冲信号低(Low)的期间，该漏极切换电路21P 的输出Dcon为低(Low)状态即大致O “V”，功率FET的漏极电压也为大致O “V”。在控制脉冲信号高(Hi)的期间，该漏极切换电路21P的输出Dcon为高(Hi)状态的大致Vds “V”。
可是，在控制功率FET的栅极电压的方法中，一般采用运算放大器，但一般的运算放大器的下降时间较长。另外，在单位增益频率(unity-gain frequency, ft)高的运算放大器中下降时间较短，却产生输出波形振荡(output waveform ringing)等问题,动作的稳定性较低。
另外，在如图7A所 示的漏极切换电路21P中，各FET —般采用M0SFET，用于高侧 FET的FET212P是输入容量高并且下降的响应速度较慢的p型FET。因此，如图7B的212P 响应所示，并未在由控制脉冲信号指定的发送期间的结束定时(timing)高速地进入关断状态。据此，发送期间结束后即接收期间开始后也仍向功率FET的漏极供应驱动电压。因而， 发送信号的一部分流入接收部，从而从发送期间切换至接收期间之后的针对近距离区域的接收灵敏度降低。
专利文献1:日本专利第4081035号发明内容
鉴于上述问题，本发明的目的在于提供能够安定动作且将RF (射频)脉冲信号的波形快速地下降的RF脉冲信号产生用切换电路以及采用该RF脉冲信号产生用切换电路的 RF脉冲信号产生电路。
本发明涉及一种RF脉冲信号产生用切换电路，该RF脉冲信号产生用切换电路控制放大高频信号的功率FET的输出，以便产生将上述高频信号成形为脉冲波形的RF脉冲信号，具有如下的特征性电路结构。RF脉冲信号产生用切换电路具有各自为η型的第一、第二、第三的FET。
第一、第三的FET，赋予脉冲的上升定时以及下降定时的控制脉冲输入该第一 FET 以及第三FET的栅极。第二 FET的栅极连接于第一 FET的漏极。进而，第一 FET的源极以及第三FET的源极接地。第一驱动电压通过电阻施加至第一 FET的漏极。第二驱动电压施加至第二 FET的漏极。连接第二 FET的源极与第三FET的漏极，该连接点连接于功率FET， 在连接点与电阻的被施加第一驱动电压侧之间连接有电容。
在该结构中，不仅最终地控制RF脉冲信号产生电路的输出的低侧FET为η型的 FET,而且高侧FET也为η型的FET，因此脉冲的下降加快。另外，电流从在高侧FET关断时被充电的电容供应至高侧FET的栅极，从而能够补偿高侧FET从关断跃迁至导通的过程中的栅极源极之间电压，可靠地进行高侧FET的导通控制。
另外，本发明的RF脉冲信号产生用切换电路还可具有第四、第五的FET以及整流元件。关于第四FET，该第四FET的漏极连接于电容的被施加第一驱动电压侧，该第四FET 的源极连接于第二 FET的栅极，该第四FET的栅极连接于第一 FET的漏极。关于整流元件， 以该整流元件的阴极连接于第四FET的栅极的方式，配置于第四FET的栅极与源极之间。关于第五FET，该第五FET的漏极连接于第一 FET的栅极以及第三FET的栅极、并且第三驱动电压施加于该第五FET的漏极，该第五FET的源极接地，控制脉冲输入该第五FET的栅极。
在该结构中，在高侧FET即第二 FET从关断跃迁至导通的过程中，不通过电阻而供应栅极电流，因此，能够针对高侧FET供应更高的栅极电流。 据此，能够进行更可靠的高侧 FET的导通控制。
另外，本发明的RF脉冲信号产生电路包括上述的脉冲信号产生用切换电路以及功率FET，上述第二 FET的源极与上述第三FET的漏极的连接点连接于该功率FET的漏极。 高频信号输入该功率FET的栅极。
在该结构中，通过采用上述的RF脉冲信号产生用切换电路，功率FET的漏极控制用脉冲的下降变得快速。通过采用这样的波形的漏极控制用脉冲，针对功率FET的漏极的驱动电压的供给的从导通向关断的跃迁变得快速。据此，能够输出脉冲的下降快速的RF脉冲信号。
另外，在本发明的RF脉冲信号产生电路中，通过控制脉冲控制功率FET的栅极电压的栅极控制电路连接于上述功率FET的栅极。
在该结构中，进行功率FET的漏极电压控制，并且能够与漏极电压相区别地单独地控制栅极电压。
另外，在本发明的RF脉冲信号产生电路中，包括栅极电压施加控制部，该栅极电 压施加控制部在驱动电压通过上述RF脉冲信号产生用切换电路供应至上述功率FET的漏 极的定时之后的定时，施加控制上述功率FET的栅极为导通的栅极电压。
在该结构中，功率FET的漏极电压上升之后，功率FET的栅极导通，RF信号输入至 功率FET的栅极，因此，功率FET的放大动作稳定。据此，能够产生稳定的RF脉冲信号。
另外，本发明的物标探测装置具有发送部、收发切换部、以及接收部。发送部具有 上述的RF脉冲信号产生电路。收发切换部向天线输出从发送部输出的RF脉冲信号并向接 收部输出RF脉冲信号经物标反射并由天线接收的接收信号。接收部，基于上述接收信号产 生上述物标的探测数据。
在该结构中，通过在发送部配备上述的RF脉冲信号产生电路，能够利用稳定且下 降快速的RF脉冲信号来进行物标探测。据此，能够降低从发送期间向接收期间切换之后的 发送噪声且提高接收灵敏度。因而，能够提高近距离的物标探测性能。
通过本发明，能够稳定RF脉冲信号的产生动作并且将RF脉冲信号的波形快速地 下降。


图1表示本发明的实施方式所涉及的雷达装置I的主要结构的框图。
图2是切换控制部12以及放大部13的电路图。
图3是用于说明漏极切换电路21的动作的图。
图4是漏极切换电路21的各部时序图。
图5是切换控制部12以及放大部13的各部时序图。
图6是本发明的实施方式所涉及的由其他电路结构组成的漏极切换电路21A的电 路图。
图7A、图7B是控制普通的功率FET的漏极电压的以往的漏极切换电路21P的电路 图以及其动作说明图。
附图标记说明
1-雷达装置，2-控制部，10-发送部，Cir-环形器，ANT-天线，Il-RF信号产生 部，12-切换信号产生部，13-放大部，21、21P-漏极切换电路，31-功率FET，40-接收部， 41-LNA，42-探测数据产生部，50-限幅器，211-第一 FET，212-第二 FET，213-第三FET， 214C-控制脉冲输入端子，214S-第一驱动电压输入端子，214D-第二驱动电压输入端子， 215-电容，216-二极管，217A、217B、217C、217D、217E-电阻，221-运算放大器，222-电阻， 223-控制脉冲输入端子，224A-正电压施加端子，224B-负电压施加端子，231-电阻，232、 234-电感器，233、235_电容，251-第四FET，252-第五FET，253-二极管，321-RF输入端子， 322-RF输出端子，331-输入电容，332-输出电容，341-输入匹配电路，342-输出匹配电路， 211P、213P-n 型的 FET，212P_p 型的 FET。
具体实施方式
对照

本发明的实施方式所涉及的RF脉冲信号产生用切换电路、RF脉冲信号产生电路以及物标探测装置。另外，在以下的实施方式中，作为物标探测装置以雷达装置为例加以说明，但在以将RF信号成形为脉冲波形的信号用做发送信号的其他的装置(例如，声纳装置或鱼群探测装置等)中，也能够适用本发明的结构。
图1表示本发明的实施方式所涉及的雷达装置I的主要结构的框图。雷达装置 I具有控制部2、发送部10 (与本发明的“RF脉冲信号产生电路”相当)、接收部40、限幅器 (limiter) 50、环形器Cir、以及天线ANT。
控制部2进行雷达装置I的电源控制等整体控制，并且进行发送控制。具体而言， 控制部2产生赋予高频信号(RF信号)的产生定时的RF控制信号，并向发送部10的RF信号产生部11输出。另外，控制部2产生用于按照时间轴将RF信号成形为脉冲波形的控制脉冲Peon。控制脉冲Pcon是由H1、Low的两值组成的信号。控制部2向发送部10的切换控制部12输出控制脉冲Peon。
发送部10具有RF信号产生部11、切换控制部12、放大部13。RF信号产生部11产生规定频率(例如GHz波段的频率)的高频信号(RF信号)。RF信号产生部11向放大部13 输出RF信号。
切换控制部12以及放大部13的具体的电路结构以及动作后述。概略而言，由切换控制部12的漏极切换电路21 (与本发明的“RF脉冲信号产生用切换电路”相当。)控制放大部13的功率FET31的漏极电压。另外，由切换控制部12的栅极切换电路22控制功率 FET31的栅极电压。通过这样的栅极电压以及漏极电压的控制由功率FET31放大的RF信号变为脉冲波形并输出。另外，此时，控制后述的功率FET31的各电压以使被A级放大或者 AB级放大。这样一来,从放大部13输出的RF脉冲信号向环形器Cir输出。
环形器Cir将由RF脉冲信号组成的发送信号向天线ANT传送。天线ANT发射为发送信号的电波。天线ANT接收发送信号经物标反射而得的反射信号，并向环形器Cir输出接收信号。环形器Cir向限幅器50输出接收信号。限幅器50将从环形器Cir输入的信号限制在规定电平以下。从限幅器50输出的接收信号向接收部40传送。
接收部40具有LNA (low-noise amplifier,低噪音放大器)41以及探测数据产生部42。LNA41放大接收信号并向探测数据产生部42输出。探测数据产生部42通过按照规定定时间隔对放大的接收信号进行采样，来产生探测数据。此时,探测数据产生部42对上述的RF信号采用线性调频信号的情况下，也可通过与RF信号的乘法处理进行脉冲压缩。 另外，探测数据产生部42基于探测数据的电平进行本装置周边的物标的检测，也可基于探测数据显示本装置周边的物标探测图像。关于这样的物标检测或物标探测图像的产生可采用已知的方法，在这里省略具体的说明。
下面，说明切换控制部12以及放大部13的具体的电路结构以及动作。图2是切换控制部12以及放大部13的电路图。图3是用于说明漏极切换电路21的动作的图。
如图2所示，切换控制部12的漏极切换电路21具有第一 FET211、第二 FET212、第三FET213。这些第一、第二、第三的FET211、212、213通过η型的MOSFET来实现。
第一 FET2 11的栅极通过电阻217Α连接于控制脉冲输入端子214C。第一 FET211 的源极接地。第一 FET211的漏极连接于第二 FET212的栅极。
另外,第一 FET211的漏极通过电阻217C以及二极管216连接于第一驱动电压输入端子214S。此时，二极管216按照其阳极位于第一驱动电压输入端子214S侧而阴极位于电阻217C侧的方式来连接。
成为高侧FET的第二 FET212的栅极连接于第一 FET211的漏极以及电阻217C。 第二 FET212的漏极连接于第二驱动电压输入端子214D。第二 FET212的源极连接于第三 FET213的漏极。
电容215连接于二极管216和电阻217C的连接点与第二 FET212的源极之间。
成为低侧FET的第三FET213的栅极通过电阻217B连接于控制脉冲输入端子 214C。第三FET213的源极接地。第三FET213的漏极连接于第二 FET212的源极。
该第二 FET212的源极和第三FET213的漏极的连接点通过电感234连接于放大部 13的功率FET31的漏极。另外，该连接点通过电容235接地。
在第一驱动电压输入端子214S施加驱动电压Vs。在第二驱动电压输入端子214D 施加驱动电压Vds。
在这样的电路结构中，若反转上述的控制脉冲Pcon而得的控制脉冲Pconi输入控 制脉冲输入端子214C，则漏极切换电路21如下所示进行动作。另外，控制脉冲Pconi通过 在控制脉冲输入端子214C的上游设置反转电路、或者能够通过在控制部2中与控制脉冲 Pcon同时广生而得以实现。图4是漏极切换电路21的各部时序图。
控制脉冲Pconi处于Hi状态下，第一 FET211的栅极电压为高，从而第一 FET211 处于导通状态。因而，第一 FET211的漏极即图3的A点经由第一 FET211的漏极到源极接 地，从而处于Low状态。据此，第二 FET212的栅极电压变低，第二 FET212处于关断状态，漏 源极间不导通。
另外，控制脉冲Pconi处于Hi状态下，第三FET213的栅极电压变高，第三FET213 处于导通状态。因而，与第三FET213的漏极即第二FET212的源极的连接点经由第三FET213 的漏源极接地，处于Low状态。
据此，连接于第二 FET212的源极与第三FET213的漏极的连接点的功率FET31的 漏极电压处于Low状态(大致O “V”)。
另外，第二 FET212处于关断状态，第三FET213处于导通状态，因此第一驱动电压 Vs引起的电流如图3中虚线250C所示，经二极管216、电容215、第三FET213的漏源极流 动，对电容215进行充电。
下面，若控制脉冲Pconi从Hi状态跃迁至Low状态，则第一 FET211以及第三 FET213的栅极电压降低，第I的FET211与第三FET213呈关断状态。
据此，第一 FET211的漏极的电压即图3中的A点的电压上升。此时，第三FET213 的漏极电压即第二 FET212的源极电压也上升。因而，在这样的状态下，第二 FET212的栅极 源极间电压降低，无法使第二 FET212导通。
可是，在本实施方式的结构中，若第一 FET211与第三FET213处于关断状态，则给 电容215充电的电荷如图3的虚线250D所示，通过电阻217C供应至第二 FET212的栅极。 于是，通过该电容215的电荷供应，若第二 FET212的栅源极电压超过栅源极电压阈值，则栅 极电流流动，第二 FET212跃迁至导通状态。
若第二 FET212跃迁至导通状态，则第二 FET212的漏源极间导通，第二 FET212的 源极与第三FET213的漏极的连接点上升至第二驱动电压Vds为止。据此，功率FET31的漏 极电压处于Hi状态(大致Vds “V”)。
这样，若采用本实施方式的结构，则即使在高侧FET采用η型FET，也能够进行如下控制，即基于控制脉冲，可靠且稳定地使功率FET31的漏极电压从Low状态(大致O “V”)跃迁至Hi状态(大致Vds “V”)。
下面，若控制脉冲Pconi从Low状态再度跃迁至Hi状态，则第一 FET211以及第三 FET213的栅极电压变高，第一 FET211与第三FET213处于导通状态。这些的第一 FET211以及第三FET213的源极接地，因此若控制脉冲Pconi从Low状态迁移至Hi状态则第一 FET211 以及第三FET213高速地跃迁至导通状态。
于是，第一 FET211的漏极电压降低，据此第二 FET212处于关断状态。此时，第二 FET212为与P型的FET相比电子的迁移率较高即输入电容较小的η型FET，该第二 FET212 的栅极连接于第一 FET211的漏极，因此在第二 FET212的导通状态时，向输入电容充电的电荷通过第一 FET211的漏源极高速地向地放电。另外，第二 FET212的源极通过导通状态的第三FET213接地。因此，残留于第二 FET212的电荷也通过第三FET213的漏源极高速地向地放电。据此，第二 FET212从导通状态高速地向关断状态跃迁。另外，这样一来若第二 FET212跃迁至关断状态，则如上所述电容250再次被充电。
通过这样的结构，能够在控制脉冲Pconi从Low状态跃迁至Hi状态的定时，将功率FET31的漏极电压快速地控制在Low状态(大致O “V”)。
于是，能够通过反复上述的动作，根据控制脉冲Pconi稳定地控制功率FET31的漏极电压的Hi状态与Low状态，并且，实现漏极电压从Hi状态向Low状态的跃迁的速度的高速化。
栅极切换电路22具有运算放大器221。正的驱动电压V +通过正电压施加端子 224A施加至运算放大器221，负的驱动电压V —通过负电压施加端子224B施加至放大器 221。运算放大器221的非反转输入端子连接于控制脉冲输入端子223。运算放大器221的反转输入端子连接于正电压施加端子224A。运算放大器221的输出端子通过电阻222连接于反转输入端子。运算放大器221的输出端子通过电阻231、电感232连接于功率FET31 的栅极。电阻231与电感232的连接点通过电容233接地。
通过采用这样的结构的栅极切换电路22，能够进行如下所示的功率FET31的栅极电压控制。图5是切换控制部12以及放大部13的各部时序图。
根据上述的结构，关于栅极切换电路22，若控制脉冲Pcon输入控制脉冲输入端子 223，则输出根据控制脉冲Pcon的H1-Low跃迁电压值变化的栅极控制信号。根据该栅极控制信号的电压控制功率FET31的栅极电压。
更具体而言，如图5所示，在控制脉冲Pcon从跃迁至Hi状态的定时延迟规定时间的定时，控制功率FET31的栅极电压于Hi状态(例如，规定的正电压)。此时，如图5所示，栅极电压上升至Hi状态的定时设定为迟于功率FET31的漏极电压通过上述漏极切换电路21 控制于Hi状态的定时。另外，该定时控制 也能够通过栅极切换电路22的各元件特性等来实现，也可具有另外的延迟电路。进而，也可在控制部2中将控制脉冲Pcon的上升定时(从 Low状态跃迁至Hi状态的定时)从该控制脉冲Pcon的反转脉冲即控制脉冲Pconi的下降定时(从Hi状态跃迁至Low状态的定时)起延迟规定时间，从而输出控制脉冲PcoruPconi。
另外，如图5所示，在控制脉冲Pcon从跃迁至Low状态的定时起延迟规定时间的定时，功率FET31的栅极电压控制在Low状态(例如，规定的负电压)。
放大部13具有上述的功率FET31。功率FET31通过例如G a A s半导体等的高输 出系的FET来实现。功率FET31的栅极通过输入匹配电路341和输入电容331连接于RF 输入端子321。功率FET31的源极接地。功率FET31的漏极通过输入匹配电路342、输出电 容332连接于RF输出端子322。
从RF信号产生部11输出的RF信号输入RF输入端子321。在漏极电压与栅极电 压都控制在Hi状态的期间，功率FET31放大RF信号并向RF输出端子322输出。
更具体而言，如图5所示，首先，基于控制脉冲Pconi将功率FET31的漏极电压控 制在Hi状态，驱动电压Vds供应至功率FET31的漏极。接着，基于控制脉冲Pcon将功率 FET31的栅极电压控制在Hi状态。这样一来，若漏极电压以及栅极电压控制在Hi状态，则 功率FET31放大RF信号。因而，RF输出端子的电位从Low状态跃迁至Hi状态。据此，能 够实现RF脉冲信号的上升波形。
接着，若基于控制脉冲Pconi将功率FET31的漏极电压控制在Low状态，则驱动电 压Vds不会供应至功率FET31的漏极。据此，功率FET31的放大停止，遮断RF信号的输出。 随着该放大停止，RF输出端子的电位从Hi状态跃迁至Low状态，能够实现RF脉冲信号的 下降波形。
此时，如上所述，若采用本实施方式的漏极切换电路21，则能够快速地将功率 FET31的漏极电压控制在Low状态，因此能够将RF脉冲信号的下降波形变得快速。据此，即 使RF脉冲信号的下降之后即从发送期间切换至接收期间之后，RF脉冲信号不从发送部10 输出。
另外，通过功率FET31的漏极电压的控制，进行RF脉冲信号的波形成形，因此能够 防止由普通的A级、AB级放大的空载电流(RF信号的未施加时)而产生的发送噪声从RF输 出端子322即发送部10输出。
据此，能够防止RF脉冲信号的下降之后的期间的接收部40的接收灵敏度的降低。 因此，能够提高检测位于距离本装置近距离的物标的性能。
另外，功率FET31的栅极电压在漏极电压的下降后也横跨规定时间为Hi状态，但 由于漏极电压降低，RF信号不会向RF输出端子322输出。据此，栅极切换电路22中能够 采用下降较慢却可输出正负的电压的运算放大器。因而，能够通过比较简单的结构实现控 制需要正负的栅极电压的功率FET31的栅极电压的电路。
接着，对照

漏极切换电路的其他电路结构。图6是本发明的实施方式所 涉及的由其他电路结构组成的漏极切换电路21A的电路图。图6所示的漏极切换电路21A 相对于图2、图3所示的漏极切换电路21，追加了第四FET251、第五FET252、整流元件253。 另外，图6所示的漏极切换电路21A相对于图2、图3所示的漏极切换电路21变更第一 FET211、第三FET213的栅极侧的电路结构，以及连接于第一 FET211的漏极和第二 FET212 栅极的电路结构。
第四FET251和第五FET252通过MOSFET来实现。
第一 FET211与第三FET213的栅极连接于第五FET252的漏极。该连接点通过电 阻217连接于第三驱动电压施加端子214SS。第三驱动电压Vss施加至第三驱动电压施加 端子214SS。
第五FET252的栅极通过电阻217D连接于控制脉冲输入端子214C。第五FET252的源极接地。
第一 FET211的源极接地。第一 FET211的漏极连接于第四FET251的栅极。第四 FET251的源极连接于第二 FET212的栅极。
另外，第一 FET211的漏极通过二极管253连接于第二 FET212的栅极。换言之，通 过二极管253连接第四FET251的源极和栅极。此时，二极管253的阳极连接于第二 FET212 的栅极(第四FET251的源极)，阴极连接于第一 FET211的漏极(第四FET251的栅极)。
另外，第一 FET211的漏极通过电阻217C以及二极管216连接于第一驱动电压输 入端子214S。此时，二极管216的阳极连接于第一驱动电压输入端子214S，阳极连接于电 阻 217C。
第二 FET212的漏极连接于第二驱动电压输入端子214D。第二 FET212的源极连接 于第三FET213的漏极。
在二极管216和电阻217C的连接点与第二 FET212的源极之间，连接有电容215。 并且，电容215的二极管216和电阻217C的连接点侧的端部连接于第四FET251的漏极。
第三FET213的源极接地。第三FET213的漏极连接于第二 FET212的源极。
与图2相同，该第二 FET212的源极与第三FET213的漏极的连接点连接于放大部 13的功率FET31的漏极。
在由这样的结构构成的图6的漏极切换电路21A中，第一 FET211的导通关闭状态 针对第五FET252的导通关闭状态反转，因此，只要控制脉冲Pcon输入控制脉冲输入端子 214C，就能够实现与图2、图3所示的控制脉冲Pconi输入第一 FET211的栅极的状态同等的 控制。
另外，第一 FET211为导通状态时，第四FET251为关断状态。进而，第二 FET212也 为关断状态。因而，与图3的情况相同通过第一驱动电压Vs对电容215进行充电。
另一方面，第一 FET211为关断状态时，第四FET251为导通状态。因而，通过第四 FET251的漏源极之间，充电至电容251的电荷供应至第二 FET212的栅极。据此，能够与图 3的情况相同，实现稳定的切换动作。
进而，在图6的结构中，不是通过电阻217C，而是通过第四FET251的漏源极之间来 进行电荷的馈电，因此，能够使馈电电荷量高于图2、图3所示的电路，能够可靠地进行第二 FET212的导通控制。
另外，进行与上述的图2、图3所示的漏极切换电路21同样的动作。因而，可仅产 生一种类的控制脉冲Pcon，能够使控制脉冲的产生结构以及处理简单化。
权利要求
1.一种射频脉冲信号产生用切换电路，该射频脉冲信号产生用切换电路控制放大高频信号的功率场效应管的输出，以便产生将上述高频信号成形为脉冲波形的射频脉冲信号，该射频脉冲信号产生用切换电路包括η型的第一场效应管以及第三场效应管，赋予脉冲的上升定时以及下降定时的控制脉冲输入该第一场效应管以及第三场效应管的栅极；以及η型的第二场效应管，该η型的第二场效应管的栅极连接于上述第一场效应管的漏极;上述第一场效应管的源极以及上述第三场效应管的源极接地，第一驱动电压经电阻施加至上述第一场效应管的漏极，第二驱动电压施加至上述第二场效应管的漏极，上述第二场效应管的源极与上述第三场效应管的漏极连接，该第二场效应管的源极与上述第三场效应管的漏极的连接点与上述功率场效应管相连接，在上述连接点与上述电阻的被施加上述第一驱动电压侧之间连接有电容。
2.如权利要求1所述的射频脉冲信号产生用切换电路，具有第四场效应管，该第四场效应管的漏极连接于上述电容的被施加上述第一驱动电压侧，该第四场效应管的源极连接于上述第二场效应管的栅极，该第四场效应管的栅极连接于上述第一场效应管的漏极；整流元件，以该整流元件的阴极连接于上述第四场效应管的栅极的方式，配置于上述第四场效应管的栅极与源极之间；以及第五场效应管，该第五场效应管的漏极连接于上述第一场效应管的栅极以及上述第三场效应管的栅极、并且第三驱动电压施加于该第五场效应管的漏极，该第五场效应管的源极接地，上述控制脉冲输入该第五场效应管的栅极。
3.一种射频脉冲信号产生电路，包括权利要求1或2所述的射频脉冲信号产生用切换电路；以及功率场效应管，上述第二场效应管的源极与上述第三场效应管的漏极的连接点连接于该功率场效应管的漏极；上述高频信号输入该功率场效应管的栅极。
4.如权利要求3所述的射频脉冲信号产生电路通过上述控制脉冲控制上述功率场效应管的栅极电压的栅极控制电路连接于上述功率场效应管的栅极。
5.如权利要求4所述的射频脉冲信号产生电路，包括栅极电压施加控制部，在驱动电压通过上述射频脉冲信号产生用切换电路供应至上述功率场效应管的漏极的定时之后的定时，该栅极电压施加控制部施加控制上述功率场效应管的栅极为导通的栅极电压。
6.一种物标探测装置，包括发送部，具有权利要求3至5中任一项所述的射频脉冲信号产生电路；收发切换部，向天线输出从上述发送部输出的上述射频脉冲信号，向接收部输出上述射频脉冲信号经物标反射并由上述天线接收的接收信号；以及接收部，基于上述接收信号产生上述物标的探测数据。
全文摘要
本发明的目的在于提供一种射频脉冲信号产生用切换电路、射频脉冲信号产生电路，其能够稳定工作并且快速地下降射频脉冲信号的波形。漏极切换电路(21)具有n型的第一、第二、第三的FET(211)、(212)、(213)。控制脉冲施加至第一、第三的FET的栅极，源极接地。第一FET的漏极连接于第二FET的栅极，驱动电压(Vds)施加于第二FET的漏极。连接第二FET的源极与第三FET的漏极，连接点连接于功率FET(31)的漏极。在第二FET的栅源极间，连接有供应用于补偿第二FET从关断状态向导通状态跃迁时的栅极电压的电荷的电容(215)。
文档编号H03K19/0956GK103051328SQ201210384218
公开日2013年4月17日 申请日期2012年10月11日 优先权日2011年10月11日
发明者小林友直 申请人:古野电气株式会社