专利名称：逐次逼近模数转换的制作方法
技术领域：
I本发明一般地涉及模拟-数字转换(ADC)，更具体地，涉及逐次逼近ADC。
背景技术：
2模数转换(ADC)通常用于对模拟信号进行取样，从而可以对其进行数字表达。在例如数字通信接收器的各种应用中，对模拟信号进行数字表达的需求越来越多。3在现有技术中已经知道有多种执行ADC的技术。两种常用技术逐次逼次(SA)ADC和闪存ADC电路。SA ADC电路通常通过对模拟输入信号进行多个连续步骤的处理产生数字表达，在每个步骤中执行比较操作，从而获得模拟输入信号的逐渐准确的数字表达。在一个典型的闪存ADC电路中，同时使用多个比较器，将模拟输入信号值与不同的参考值进行比较。其他方面均相同，与SA ADC电路中在多个步骤中进行不同是，在闪存ADC电路中，在单个步骤中同时将信号与不同的参考值进行比较，所以与SA ADC电路相比，闪存ADC电路所产生的模拟信号的数字表达典型地可以具有更短的等待时间。因此，闪存ADC技术一般被认为更加适合高速应用。
发明内容
4本说明书提供几个将模拟输入信号转换为数字输出信号的例子。系统可以包括电流模式(CM)的数模转换器(DAC)电路以提供DAC电流。比较器电路可以配置为响应于基于DAC电流和模拟输入信号确定的误差信号来产生比较器信号。逐次逼近寄存器电路可以配置为响应于比较器信号产生DAC代码信号或数字输出信号中的至少一个。DAC代码信号由CM DAC电路用来控制DAC电流。5应当理解，在阅读了下面的详细描述之后，本发明主题技术的其他配置对于本领域技术人员而言将变得明显，其中，本发明主题技术的各种配置将通过示意的方式进行显示和描述。正如将要实现的，主题技术可适用其它不同的配置并且可以对其各个方面进行各种修改，这并不脱离本发明的范围。因此，附图和详细说明应当被视为是示意性的而非限制性的。
6图1为逐次逼近(SA)模数转换器(ADC)电路的方框示意图；7图2为根据本明特定配置的电流模式(CM) SA ADC电路的方框示意图；8图3A为根据本发明特定配置的图2所示的CM SA ADC电路的电流模式(CM)的闻层不意图；9图3B为根据本发明特定配置的图3A的CM DAC电路的示意图；10图4是根据本发明特定配置的图2的CMSA ADC电路的示意图；11图5是根据本发明特定配置的图2所示的CM SA ADC电路的另一个例子的示意12图6是根据本发明特定配置的使用电流比较器的CM SA ADC的高层示意图；13图7是根据本发明特定配置的图2所示CM SA ADC电路的逐次逼近寄存器(SAR)电路的例子的不意图；14图8是根据本发明特定配置的图2所示CM SA ADC电路中使用的SAR电路的时间周期的时间不意图；15图9A为根据本发明特定配置的取样保持电路(SH)的例子的示意图；16图9B为根据本发明特定配置的SH电路的另一个例子的示意图；17图9C为根据本发明特定配置的倍速SH电路的一个例子的示意图；18图9D为根据本发明特定配置的倍速SH电路的另一个例子的示意图；19图10为根据本发明特定配置的决定检测逻辑的例子的示意图；20图11是根据本发明特定配置的图4所示的CMSA ADC电路和的时间周期和控制信号的时序示意图；21图12是根据本发明特定配置的用于操作CMSA ADC电路的方法的流程示意图；22图13是根据本发明特定配置的用于操作CMSA ADC电路的方法的另一个例子的流程图；23图14和图15为用于执行SA模数转换的例子的方框示意图。
具体实施例方式24以下所作的详细描述意在对本专利主题技术的各种配置做出说明，其目的并非用于限定本发明的主题技术。附图结合到本说明书中，并构成详细描述的一部分。详细说明包括具体细节，其目的是提供全面了解主题技术的特定细节。然而，本领域技术人员理解，在没有这些特定细节的情况下同样可以实施主题技术。在一些例子中，已知的电路元件和组件显示为框图形式，以免对主题技术的概念产生模糊理解。相同的元件使用相同的标号以便方便理解。25 一方面，本发明涉及一种超高速逐次逼近模拟数字转换。随着对高数据速率和星座密度(constellation densities)的需求不断增加,特别是在千兆赫兹(GHz)范围内进行传输的信号中，对快速和准确的ADC电路的需求越来越多。此外，快速萎缩的CMOS技术要求现代电子子系统移向更简单模拟设计加上密集的数字计算，这对集成系统芯片应用是相当有吸引力的。因此，逐次逼近电路可以有利地利用起来。具体来说，需要使用具有较小芯片体积和低消耗的高速SA ADC电路来实现。26—方面，本发明描述一种技术，在SA ADC电路的馈送回路中使用电流模式(CM)DAC电路来动态地提高SA ADC电路的运行速度。一方面，许多使用电阻或电容DAC电路的SA ADC电路，可能无法适当运行在接近本发明的CM DAC电路的运行速度上。此外，由于推荐架构的简单性质，几种推荐的CMSA ADC电路可以平行运行以实现更高的转换速度。27图1是逐次逼近(SA)模数转换器(DAC)电路的一个例子的示意图。SA ADC电路100可以包括取样保持放大器(SHA) 110、误差电路120、比较器130、逐次逼近寄存器(SAR)140和DAC 150。SHA 110可配置为以取样速率fs对输入电压信号Vin进行取样，从而产生取样输入电压信号112,其中包含每秒多个取样。在误差电路120中，取样后的输入信号112可以和DAC信号152进行组合从而产生误差信号122，误差信号122由比较器130接收。如果误差信号122超过预先确定的阈值电压(例如，几个mV)，则比较器130通过在其输出端产生比较器信号132进行响应。SAR 140包括状态机，其运行由时钟脉冲144控制，时钟脉冲144由速率为N*fs的时钟发生器(为简明起见，没有显示在图1中)产生，其中N为SAR 140在一个取样周期(即，T = I / fs)处理的最高比特数。SAR 140通过N个SA周期执行其操作。在每个SA周期里，数字输出信号142的N比特中的一个比特(例如，数字代码或输出代码)被解析。响应于比较器信号132，SAR 140，产生N比特的数字信号146，它是DAC150用来产生DAC信号152。28最初(即在第一个周期)，SAR可以产生代表中间代码的数字信号146。在N比特ADC的情况下，中间代码可以例如包括代表的数字代码(例如，对于8比特ADC来说，27 =1000，0000)。在连续周期中，根据比较器信号132修改之前的数字信号146生成当前的数字信号146，数字信号146被DAC150用来产生当前的DAC信号152，然后将DAC信号152与当前的取样输入电压信号112相比较，从而产生电流的误差信号122。例如，如果当前周期是第二个周期，并在第一个周期中取样输入电压信号112大于对应于中间代码1000,0000的DAC信号152，则下一个数字信号146被设定为1100，0000。也就是说，下一个最高有效位(MSB)被确定为I。否则，相同的位被设定为0，并且这个过程继续进行。在最后一个周期中，当所有N比特的数字输出信号142都被解析时，数字输出信号142作为输出代码已准备好被输出。29DAC150可以使用电阻或电容器实现。然而，在一个方面，高精度电阻可能无法在非常小的特征尺寸技术中实现。此外，在一个方面，电容DAC可能不适合超高速运算。本发明的一个方面可以解决上述所有问题30图2是根据本发明特定配置的电流模式(CM)逐次逼近(SA)模数转换器(DAC)电路的例子的示意图。CMSA ADC电路200可以包括CM DAC电路(例如电流舵DAC) 210、负载电阻220、取样保持电路(SH) 240、跨导电路230、误差电路260、比较器250和SAR(例如，SAR引擎)270。图1中CMSA DAC电路200和SA ADC电路100之间的主要区别的一方面可能来源于图1中与它们对应的功能方框(例如，DAC 150和误差电路120)相比较时CM DAC电路210和误差电路260的结构和操作。在另一个有利的方面，跨导电路230 (例如，具有跨导率Gm)可用于将SH电路240产生的取样后的输入电压信号转换为电流信号Iin。CM DAC电路210配置为响应SAR 270产生的数字信号(例如N比特代码)274而产生DAC电流Ida。。在一个方面，DAC电流Ida。可以是模拟属性,并可能在与误差电路260相结合时对输入电流Iin进行计算。要注意的是，负载电阻220 (例如Rltjad)在本质上是误差电路260的一部分，独立显示是为了突出其用作电流至电压转换器的功能。31在操作中，电流Iin和电流Ida。之间的差异可以在通过负载电阻220之后在误差电路260上转换成电压信号。比较器250和SAR270的操作基本上类似于图4中所示的比较器130和图SAR140的操作。比较器250的操作通过时钟信号276 (例如，具有N*fs的时钟速率，其中N为SAR270能够处理的最高比特数)和SAR270的操作同步。在某些配置中(例如，图6中的CMSA ADC电路)，当比较器250包括电流比较器时，可以在不需要负载电阻220的情况下对电流Iin和电流Idae进行比较。CMSA ADC电路200的一个优点在于处理电流源的速度，而CM DAC电路210的运行基于该速度，与之不同的是，许多常规SA ADC电路的电容DAC电路的运行则基于充电和放电电容器。
32CMSA ADC电路200的另一个优点是，CM SA ADC电路200不需要基准电压，并且在参照角度来看它是可以自我实现的。其他的优点可以包括运算速度和易于晶体管匹配以实现差模DAC，这与利用电阻或电容实现差模DAC电路中的电阻或电容匹配不同，后者可能会比较困难，特别是在小的特征尺寸的情况下。33图3A为根据本发明特定配置的图2所示CM DAC电路210的示意性实施例300a的高层示意图。CM DAC电路210包括多个(例如K个，当SA ADC电路200为N比特ADC时K= 2N)电流源I1-1k，每个电流源通过开关S1-Sk相互连接以便参与到形成DAC电流Ida。中去。开关S1-Sk依次由图2中SAR 270产生的数字信号274进行控制。CM DAC电路210中的解码器340将数字信号274转换为可以由CM DAC电路210用来控制开关S1-Sk的控制信号342。在操作时，N位的ADC电路(例如，图2中CM SA的ADC电路200)在众所周知的二进制搜索树算法基础上进行操作。在实践中，N比特ADC电路(例如，图2所示CM SA ADC电路200)可以根据已知的二进制搜索树算法进行操作。在操作中，N比特ADC电路(例如图2所示的CM SA ADC电路200)可以由K= 2"个电流源(例如，I1-1k)实现。开关的控制可以通过使用二进制码、温度计码或两者的组合码进行。例如，在温度计的实施例中，对于4比特ADC电路，15个开关可以单独控制16个电流源中的15个电流源(例如，I1-115X第16个电流源(例如，Itl)可用于没有开关的静态电流源。但是，在二进制码的实施例中，可以对多组电流源同时进行控制。例如，电流组I1-12 (即接下来的2个电流源)、I3-16 (即接下来的4个电流源)和I7-115 (即接下来的8个电流源)可以分别通过三个开关分别控制。因此，温度计实施例可以使用更多的开关，需要更多的芯片面积以对控制信号进行路由，同时引入更小的开关故障。34电流源I1-1k和开关S1-Sk可以由在单模式或差分模式中使用晶体管元件(例如MOS或BJT晶体管)的电路实现。图3B中显示了使用MOS晶体管的差分模式的实施例。35图3B是根据本发明特定配置的图3A所示的CM DAC电路的实施例300b的示意图。在实际的实施例中，可以使用连接到差分开关的电流源的多个组合。在图3B中，为简单起见，只显示了 2个这样的组合。电流源Isi和Is2可以选择性地经由一对分开关S11-S12and S21-S22流经负载电阻Rl和R2。每个开关可以由晶体管实现，例如，圆圈310中所示的晶体管每个电流源可以通过例如一个晶体管(例如，NMOS晶体管T4)或者两个晶体管(例如，NMOS晶体管T3和T4，其中T4用作已知的级联晶体管)，如圆圈320所示。在一些配置中，开关S11-S12和S21-S22以及电流源Isi和Is2可以利用PMOS晶体管或η型或P型双极晶体管来实现。36图4是根据本发明特定配置的CM SA ADC电路的实施例的示意图。CMSA ADC电路400可以包括部分或全部以下部件:CM DAC电路410、SAR 470、比较器450、时钟发生器480、误差电路460、级联电路432、开关SI和跨导电路430。比较器450和SAR470类似于图2中的比较器250和SAR270。DAC 410利用NMOS晶体管实现，配置为引导电流离开误差电路460。误差电路460利用2个负载电阻(例如，Rltjad)和2个偏置电流源(例如，Ide/2)。当CM DAC 410 (例如，通过NMOS晶体管T5和T6)引导开的电流基本上等于跨导电路430产生的输入信号电流时，偏置电流源通过比较器450的输入端口(例如节点Xn和Xp)保持为共用模式电压。跨导电路430包括由PMOS晶体管Tl和T2形成的一对差分晶体管，其响应于取样输入电压信号V1-s产生差分输入信号电流(例如当取样输入电压信号V1-s基本上等于O时，通过稳定状态的每个晶体管Tl或T2的超过或小于Idc;/2的信号电流)。在图4中，电流Λ I表示通过节点Xp和Xn提供的整个DAC电流。37级联电路432包括PMOS晶体管Τ3、Τ4、Τ5和Τ6。这些晶体管主要用作缓冲器来将跨导电路430、误差电路460和比较器电路450从CMDA电路410隔离，从而防止由CM DAC电路410承载这些电路，从而保持CM SA ADC 400的高速运转。在任何周期(例如，SAR470的逐次逼近周期)，比较器450产生的信号452依赖于节点Xp and Xn之间的电压差，从而依赖于通过差动负载电阻Rlrad的电流差。响应于信号452，SAR电路470设定N比特数字信号474的值，N比特数字信号474的值由CM DAC电路410接收并由CM DAC410用于控制离开节点Xn和Xp的电流量(例如，通过级联NMOS晶体管T5和T6的电流量)。另外，根据正在执行的SAR周期，各个比特的输出代码472被设定。在最后的周期(例如，N比特ADC的第N个周期)中，在开始执行估算输入信号V1-s的下一个取样的处理之前，当节点Xp和Xn的电压之间的差值基本上接近于零时，数字输出信号的最后比特被设定并且输出代码472被输出。38开关SI (例如，限变器或归零开关)可用于将节点Xp和Xn之间的电压差重置为零。开关SI的操作由控制信号484控制，此信号由决定检测逻辑480 (见图10)发出，它检测比较器450重建阶段其输出的变化(见图11)，并产生信号484，这个信号对节点Xp和Xn的电压进行重置。当信号484返回到零时开关SI关闭。时钟信号482 (例如，其速率为N*f，N为SAR470能够处理的最高比特数，fs为取样频率)控制比较器450和SAR电路270的运行。为简单起见，在图4中没有显示产生脉冲Nfs的时钟发生器。在操作中，当比较器450完成当前取样的比较时，开关SI可以在完成CM SA ADC 400当前周期的阶段I (见图8)之后闭合。换句话说，开关SI可以在超高速运行时发挥重要作用。首先，在切换CM DAC电路410时，开关SI可以防止节点Xp和Xn失灵，这会影响比较器450运行。其次，为快速归位，一旦完成对比，则可以闭合开关SI，以防止节点Xp和Xn发生穿越，从而可以使两个节点可以快速归位。39图5是根据本发明特定配置的CM SA ADC电路的另一个实施例的示意图。CMSA ADC电路500可以包括以下部分或全部:CM DAC电路510、SAR 570、比较器550、误差电路560、级联电路532、开关SI和跨导电路530。比较器550、SAR 570和误差电路560分别与图4的比较器460、SAR470和误差电路460相类似。DAC 510利用PMOS晶体管实现，并且配置为对跨导电路530 (例如Gm单元)产生的电流进行计算。跨导电路530和级联电路532分别由NMOS晶体管Tl和T2以及NMOS晶体管T 3、T 4、T5和T6实现。另外，CMSA ADC 500的运行与图4所示CM SA ADC 400的运行相类似。为简单起见，在图5中没有显示出产生脉冲Nfs的时钟发生器。开关SI的操作由决定检测逻辑480发出的控制信号484来控制(见图10)，在比较器550的再生阶段，决定检测逻辑480检测比较器550的输出变化(见图11)，并且生成信号484，信号484重置节点Xp和Xn的电压。当信号484返回到零，开关SI关闭。40图6是根据本发明特定配置的使用电流比较器的CMSA ADC电路的高层示意图。CM SA ADC电路600包括电流源I2和I1、电流比较器630和SAR640。SAR640类似于图5中的SAR 570。电流比较器630配置为对电流信号而非电压信号进行比较。电流源I2是表示CM DAC电路(例如图5的CM DAC电路510)的可变电流源。电流源I1也是可变电流源，表示跨导电路(例如图5所示的跨导电路530)的电流。另外，CMSA ADC电路600的运行类似于CMSA ADC电路500的运行。41图7为根据本发明特定配置的逐次逼近寄存器(SAR)电路的实施例的方框示意图。SAR700可以包括由例如D触发器(DFFs)和锁存电路720形成的寄存器电路710。锁存电路720包括N个锁存器(Iatch0 -1atch^1)，其能够在完成转换时保持住N比特的N比特数字输出信号(例如图4所示的数字输出信号472)。寄存器电路710的DFF单元FFc1-FFim可以产生N比特的N比特数字信号(例如图4所示的数字信号474)，其可由CM DAC电路410用于控制DAC电流。例如，如果N=8，则初始时(即在第一个周期)，寄存器电路710的比特7暂时设定为1，而其它比特则设定为0(例如产生中间代码1000,0000)。然后比较结果在下一个周期确定是否将比特7保持为高。在下一个周期，无论比特7是否保持为高，根据以往的比较结果，寄存器电路710的比特6均暂时设定为I。最后，在第8个周期，寄存器电路710的比特O被确定，其包括估算取样输入电压信号的电流取样的SAR周期。在这一点上，响应于转换信号714的末端，N比特(716)存储在锁存电路720的锁存器中，并准备用于任何连接到SAR 700输出端口的电路。42图8是根据本发明特定配置的用于图4所示CMSA DAC电路400中的SAR电路的时间周期的示意图。期间800表示SAR 470的N个周期中的一个周期，它的持续时间为Tsae= 1/Nfs，其中fs是取样速率(例如图2所示的SH电路240)。每个周期(即每个循环)包括两个阶段:阶段I和阶段2。在电流周期的阶段I中，图4所示的比较器450可以完成来自取样输入电压信号Vis的电流和当前DAC电流Ida。的比较。在阶段I的末尾，图4的时钟发生器480可以发送图4所示的控制信号484以关闭图4的开关SI，从而将比较器信号重置为零。在阶段2，SAR 470和CM DAC电路410可以工作，并且在阶段2的末尾，CM DAC410电路可以归位并用于SAR操作的下一个周期。43图9A为根据本发明特定配置的取样保持电路(SH)的示意图。SH电路900 a可能包括开关S1、取样电容器Cs和缓冲电路910。开关SI以取样速率fs (即fsample)(例如500兆赫)运行。当开关SI关闭时，输入信号可以对电容器C进行充电，电容器C可以在取样周期Ts的第一个部分(Ts = I / fs)期间保持电荷。电容器Cs上产生的电压然后可以作为取样输入电压信号在缓冲电路910上呈现。缓冲电路910可以包括具有高输入阻抗和统一增益的放大器，并且可以在电容器充电期间将跨导电路(例如图2中的跨导电路230)与电容器Cs相隔离。44图9B为根据本发明特定配置的SH电路的另一个实施例的示意图。SH电路900b可以包括开关S1、放大电容器Cs以及缓冲电路910。SH电路900b的运行类似于SH电路900a，不同之处在于缓冲电路910置于开关SI之前。在这个配置中，缓冲电路910可用于在电容器的充电期间将输入电压源与电容器Cs相隔离，换句话说，缓冲电路910可以提供对电容器Cs进行充电所需要的电流，其中，输入电压源可能不能提供这样的电流。45图9C为根据本发明特定配置的倍速SH电路的例子的示意图。倍速SH电路900c可以包括两个并行连接的与SH电路900a相类拟的SH电路，其可以在乒乓模式下工作，从而其工作频率为SH电路900a工作频率的双倍。换句话说，当开关S11闭合并且Csl可以充电时，开关S12打开并且Cs2可以保持电荷，反之亦然。46图9D为根据本发明特定配置的倍速SH电路的另一例子的示意图。倍速SH电路900d可以包括两个并行连接的类似SH电路900b的SH电路，其可以在乒乓模式下工作，从而其工作频率为SH电路900b工作频率的双倍。47图10为根据本发明特定配置的决定检测逻辑1000的例子的示意图。决定检测逻辑1000是产生控制信号482的图4和图5所示的决定逻辑480的实施例，所述控制信号482随后控制图4和图5所示开关SI的操作。逻辑1010在比较器450的再生阶段检测图4中的比较器450 (或图5中的比较器550)的输出变化，并且生成输出脉冲。输出脉冲由脉冲生成器模块1020接收，其中通过逆变器链对输出脉冲的宽度(即持续时间)进行可编程地调节。48图11是根据本发明特定配置的图4所示CMSA ADC电路的时间周期和控制信号的例子的示意图。时间周期1100类似于图8中的时间周期800。时间周期分别表示比较器重设阶段和再生阶段(例如，比较决定作出的阶段)以及SAR 470的阶段I和阶段2之间的关系。比较器450的重设和再生阶段分别在SAR 470的阶段I和阶段2之后立即开始。控制信号1120与图10的决定检测逻辑1000产生的控制信号482相同。控制信号482在比较器450从重设阶段过渡到再生阶段之后立即产生。本发明的讲一步描沭49本发明各方面的各种范例描述如下。这些所提供的例子，并不限制本发明的技术。数据和参考数字的标识仅作为例子及说明用途，以下描述并不受其限制。50广泛和一般地，在一个方面，本发明提供一种模数转换器(ADC)(例如图2所示的CM SA ADC电路200)电路，用于将模拟输入信号转换为数字输出信号。ADC电路可以包括用于提供DAC电流的电流模式(CM)数模转换器(DAC)电路(例如图2所示的CM DAC电路210)。跨导电路可以配置为从模拟输入信号产生输入电流(例如图2所示的跨导电路230)。ADC电路还可以包括比较器电路，配置为响应于基于DAC电流和输入电流确定的误差信号产生比较器信号(例如，图2所示的比较器电路250)。逐次逼近寄存器(SAR)电路可配置为接收比较器信号并产生DAC代码信号和数字输出信号中的至少一个(例如图2所示的SAR电路270)。DAC代码信号(例如图2所示的DAC信号274)可以由CM DAC电路用于控制DAC电流。51在本发明的一个方面，用于将模拟输入信号转换为数字输出信号的η比特模数转换器(ADC)电路(例如图2所示的CM SA ADC电路200)可以包括一个或多个以下组件:用于提供DAC电流的电流模式(CM)数模转换器(DAC)电路(例如图2所示的CM DAC电路210);比较器电路，可配置为响应于基于DAC电流和模拟输入信号确定的误差信号产生比较器信号(例如，图2所示的比较器电路250);逐次逼近寄存器(SAR)电路，可配置为响应于比较器信号产生DAC代码信号和数字输出信号中的至少一个(例如图2所示的SAR电路和270)，所述DAC代码信号(例如图2所示的DAC信号274)可由CM DAC电路用于控制DAC电流。52在本发明的另一个方面，提供一种用于将模拟输出信号转换为数字输出信号的方法(例如图12中的1200)。所述方法可以包括:通过操作电流模式(CM)数模转换器(DAC)电路提供DAC电流(例如图12的1220)来在电流转换模式中操作逐次逼近模数转换器(ADC)电路(例如图12的1210)，响应于根据DAC电流和模拟输入信号确定的误差信号，操作比较器电路以产生比较器信号(如图12的1230)，响应于比较器信号，操作逐次逼近寄存器(SAR)电路来产生DAC代码信号或数字输出信号中的至少一个信号(例如图12的1240)，其中，操作CM DAC电路的步骤包括通过使用DAC代码信号来控制DAC电流。53在本发明的另一个方面，提供一种用于将模拟输入信号转换为数字输出信号的方法(例如图13中的1300)。所述方法可以包括:通过操作跨导电路从模拟输入信号产生输入电流(如图13的确良320)来在电流转换模式中操作逐次逼近模数转换器(ADC)电路(例如图13的1310)，操作电流模式(CM)数模转换器(DAC)电路来提供DAC电流(例如图123的1330),响应于根据DAC电流和输入电流确定的误差信号操作比较器电路来产生比较器信号(例如图13的1340)，操作逐次逼近寄存器(SAR)电路来接收比较器信号并且生成DAC代码信号或数字输出信号中的至少一个信号(例如图13的1350)，其中，操作CM DAC电路的步骤包括通过使用DAC代码信号来控制DAC电流。使用编号条款的方式描述本发明54为方便起见，下面以编号条款(1，2，3等)的方式描述本发明的各个例子和方面。这些描述仅作为示例，不构成对本发明的限制。数据和参考数字的标识仅作为例子及说明用途，以下编号条款并不受其限制。1.一种用于将模拟输入信号转换为数字输出信号的模数转换器(ADC)电路,包括:电流模式(CM)数模转换器(DAC)电路，用于提供DAC电流；跨导电路，配置为根据所述模拟输入信号生成输出电流；比较器电路，配置为响应于根据DAC电流和输入电流确定的误差信号产生比较器信号；以及逐次逼近寄存器(SAR)电路，配置为接收所述比较器信号并生成DAC代码信号或数字输出信号中的至少一个，其中，所述CM DAC电路配置为使用DAC代码信号来控制DAC电流。2.根据权利要求1所述的ADC电路，其中，所述CM DAC电路包括配置为将DAC代码信号解码为控制信号的解码器电路。3.根据权利要求2所述的ADC电路，其中，所述CM DAC电路配置为使用控制信号来控制DAC电流。4.根据权利要求2所述的ADC电路，其中，所述CM DAC电路包括多个电流源，并且其中，所述多个电流源中的至少一个或多个电流源配置为根据控制信号提供DAC电流。5.根据权利要求1所述的ADC电路，其中，所述CM DAC信号配置为通过第一级联电路(例如图4、图5中的432、532或其一部分)提供DAC电流，并且其中，DAC电流为差分电流。6.根据权利要求1所述的ADC电路，还包括误差电路，配置为提供基于DAC电流和输入电流之间差值而确定的电压误差信号，并且其中，误差电路包括用于开关，用于减少电压误差信号中的干扰。7.根据权利要求1所述的ADC电路，还包括取样保持(SH)电路，配置为从所述模拟输入信号生成取样输入信号。8.根据权利要求7所述的ADC电路，其中，所述跨导电路还配置为从所述取样输入信号生成输入电流。
9.根据权利要求8所述的ADC电路，其中，所述跨导电路配置为通过第二级联电路(例如图4和图5中的432、532或其一部分)提供差分输入电流。10.根据权利要求1所述的ADC电路，其中，所述SAR电路配置为在多个SAR周期的最后一个周期生成数字输出信号。11.根据权利要求10所述的ADC电路，其中，所述SAR电路配置为在多个SAR周期的第一个周期生成包含中间代码的DAC代码信号。12.一种用于将模拟输入信号转换为数字输出信号的模数转换器(ADC)电路,包括:电流模式(CM)数模转换器(DAC)电路，配置为提供DAC电流；比较器电路，配置为响应于根据DAC电流和模拟输入信号确定的误差信号产生比较器信号；以及逐次逼近寄存器(SAR)电路，配置为响应于比较器信号生成DAC代码信号或数字输出信号中的至少一个，其中，所述CM DAC电路配置为使用DAC代码信号来控制DAC电流。55为方便起见，下面以编号条款(1，2，3等)的方式描述本发明的各个例子和方面。这些描述仅作为示例，不构成对本发明的限制。数据和参考数字的标识仅作为例子及说明用途，以下编号条款并不受其限制。1.一种用于将模拟输入信号转换为数字输出信号的方法，所述方法包括:通过以下步骤在电流转换模式中操作逐次逼近模数转换器(ADC)电路:根据模拟输入信号产生输入电流；操作电流模式(CM)数模转换器(DAC)电路来提供DAC电流；响应于根据DAC电流和输入电流确定的误差信号生成比较器信号；以及接收比较器信号并生成DAC代码信号或数字输出信号中的至少一个，其中，操作CM DAC电路的步骤包括通过使用DAC代码信号来控制DAC电流。2.根据权利要求1所述的方法，其中，操作CM DAC电路的步骤包括将DAC代码信号解码为控制信号。3.根据权利要求2所述的方法，其中，操作CM DAC电路的步骤包括使用控制信号来控制DAC电流.
4.根据权利要求2所述的方法，其中，操作CM DAC电路的步骤包括操作多个电流源，并且还包括根据控制信号操作多个电流源中的至少一个或多个电流源来提供DAC电流。5.根据权利要求2所述的方法，其中，操作CM DAC电路的步骤包括通过第一级联电路提供DAC电流，并且其中，DAC电流为差分电流。6.根据权利要求1所述的方法，还包括提供根据DAC电流和输入电流之间的差值确定的电压误差信号，并且其中，提供电压误差信号的步骤包括操作开关来减少电压误差信号中的干扰。7.根据权利要求1所述的方法,还包括从取样输入信号产生输入电流。56为方便起见，下面以编号条款(1，2，3等)的方式描述本发明的各个例子和方面。这些描述仅作为示例，不构成对本发明的限制。数据和参考数字的标识仅作为例子及说明用途，以下编号条款并不受其限制。1.一种用于将模拟输入信号转换为数字输出信号的装置，所述装置包括:用于提供DAC电流的装置(例如图15的1510)；用于根据所述模拟输入信号生成输出电流的装置(例如图15的1520)；用于响应于根据DAC电流和输入电流确定的误差信号产生比较器信号的装置(例如图15的1530)；用于接收比较器信号的装置(例如图15的1540);以及用于生成DAC代码信号或数字输出信号中的至少一个(例如图15的1540)，其中，所述CM DAC电路配置为使用DAC代码信号来控制DAC电流。2.根据权利要求1所述的装置，其中，所述用于提供DAC电流的装置包括用于将DAC代码信号解码为控制信号的装置。3.根据权利要求2所述的装置，其中，用于提供DAC电流的装置配置为使用控制信号来控制DAC电流。4.根据权利要求2所述的装置，其中，用于提供DAC电流的装置包括多个电流源，并且其中，所述多个电流源中的至少一个或多个电流源配置为根据控制信号提供DAC电流。
5.根据权利要求1所述的装置，其中，用于提供DAC电流的装置配置为通过第一级联电路提供DAC电流，并且其中，DAC电流为差分电流。6.根据权利要求1所述的装置，还包括用于提供基于DAC电流和输入电流之间差值而确定的电压误差信号的装置，并且其中，用于提供电压误差信号的装置包括用于减少电压误差信号中的干扰的装置。7.根据权利要求1所述的装置，还包括用于从模拟输入信号生成取样输入信号的
>J-U ρ α装直。8.根据权利要求7所述的装置，其中，用于根据模拟输入信号产生输入电流的装置配置为从取样输入信号产生输入电流。9.根据权利要求8所述的装置，其中，用于根据模拟输入信号产生输入电流的装置配置为通过第二级联电路提供差分输入电流。10.根据权利要求1所述的装置，其中，用于接收比较器信号和产生DAC代码信号或数字输出信号中至少一个信号的装置配置为在多个SAR周期的最后一个周期生成数字输出信号。11.根据权利要求10所述的装置，其中，用于产生DAC代码信号或数字输出信号中至少一个信号的装置配置为在多个SAR周期的第一个周期生成包含中间代码的DAC代码信号。12.一种用于将模拟输入信号转换为数字输出信号的装置，所述装置包括:用于提供DAC电流的装置(例如图14的1410)；用于响应于根据DAC电流和模拟输入信号确定的误差信号产生比较器信号的装置(例如图14的1420);以及
用于响应于比较器信号生成DAC代码信号或数字输出信号中的至少一个的装置(例如图14的1430)，
其中，用于提供DAC电流的装置配置为使用DAC代码信号来控制DAC电流。其它评论57—方面，这里的条款来自于所附的独立权利要求或从属权利要求。一方面，任何条款(例如从属权利要求要求或独立权利要求)可以与其它的条款(例如从属权利要求要求或独立权利要求)相组合。一方面，权利要求可以包括在条款、语句、词组或段落中引用的一些或全部词语(例如步骤、操作、装置或组件)。一方面，权利要求可以包括在一个或多个条款、语句、词组或段落中引用的一些或全部词语。一方面，每个条款、语句、词组或段落中的一些词语可以删除。一方面，附加的词语或元件可以添加到条款、语句、词组或段落中。一方面，本发明可以在不利用这里所描述的一些组件、元件、功能或操作的情况下实施。一方面，本发明可以利用附加的指令、代码、装置、逻辑、组件来实现。58—方面，这里描述的任何方法、指令、代码、装置、逻辑、组件、方框、模块或类似(例如软件或硬件)可以表示在附图中，这些附图(无论是否明显的示出)通过参考引入本说明书，并且这些附图(如果没有明示)可以添加到本说明书中而不会构成新内容。为了简洁，一些(但不是必须为全部)条款/描述/权利要求书明示在附图中，但是任何条款/描述/权利要求可以与类似这些附图的方式进行表示。例如，可以为方法的任何条款、语句或权利要求书绘制流程图，从而每个操作或步骤通过箭头连接到下一个操作或步骤。在另一个例子中，可以为具有功能装置(例如执行某个动作的装置)的任何条款、语句或权利要求书绘制方框图，从而每个功能装置可以表示为功能模块(例如，用于执行某个动作的模块)。59本领域技术人员将会理解，例如这里所描述的各种示意性的方框、模块、元件、组件、方法、操作、步骤和算法的项目可以以硬件或硬件与软件组合的方式实现。60为了表示硬件和软件的可交换性，例如各种示意性方框、模块、元件、组件、方法、操作、步骤和算法的项目已经就其功能进行了描述。这些功能实现为硬件还是软件取决于具体的应用以及整个系统的设计限制。本领域技术人员可以为每个具体应用以各种不同的方式实现所描述的功能。61—方面，“装置”、方框、模块、元件、组件或处理器可以是用于执行一个或多个功能或操作的项目(例如，一个或多个方框、模块、元件、组件或处理器)。一方面，这种项目可以是装置、硬件或其一部分。在一个例子中，项目可以实现为用于执行功能或操作的一个或多个电路。电路可以包括一个或多个电路和/或逻辑。电路可以为模拟和/或数字。电路可以为电学和/或光学电路。电路可以包括晶体管。在一个例子中，一个或多个项目可以实现为处理系统(例如，数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等)。在一个例子中，项目还可以包括这样的结构，其形式例如是用于执行功能或操作的指令，其中指令在机器可读媒介上或另一个设备上或其一部上编码或存储，其中，指令可以是软件、应用程序、子程序或其一部分。本领域技术人员将认识到如何实现指令、电路和处理系统。62在一方面，术语“双极晶体管(BJT)”是指运行在使用电子和空穴承载电流的各种多端晶体管中的任何一种，包括但不限于n-p-n BJT、p-n-p BJT以及异质结BJT (HBT)。63—方面，术语“场效应晶体管(FET)”可以指在半导体材料中控制电场以控制一种电荷载体的通道的形状从而控制传导性的多端晶体管，包括但不限于金属氧化物半导体场效应晶体管(MOSFET)、结型FET (JFET)、金属半导体FET (MESFET)、高电子迁移率晶体管(HEMT)、调制掺杂场效晶体管(MODFET)、绝缘栅双极晶体管(IGBT)、快速恢复外延二极管场效应晶体管(FREDFET)和离子敏场效晶体管(ISFET)。64—方面，术语“基极”、“发射极”和“集电极”是指晶体管的三端，可以分别指双极结型晶体管的基极、发射极和集电极，也可以指场效应晶体管的栅极、源极和漏极，反之亦然。在另一方面，术语“栅极”、“源极”和“漏极”可以分别指晶体管的基极、发射极和集电极，反之亦然。65除非另有所指，本发明描述的各种配置可以实现在硅、硅化锗(SiGe)、砷化镓(GaAs)、磷化铟(InP)或铟镓磷化物(InGaP)基底，或任何其它合适的基底上。66除非明确限定，元件的单数形式并非指“一个并且仅为一个”，而是“一个或多个”。例如，时钟信号可以指一个或多个时钟信号，控制信号可以指一个或多个控制信号，输入信号可以指一个或多个输入信号，输出信号可以指一个或多个输出信号，并且信号可以指差分电压信号。67除非明确限定，用语“一些”是指一个或多个。男性代词(例如“他”包括妇性和动物指代)，并且反之亦然。如果存在标题和子标题，则仅为方便目的并且用于限定本发明。68单词“示意性”用于表示“用于示例或描述”。这里描述为“示例”的任何方面或设计不能理解为比其它方面或设计更为优选。一方面，这里描述的各个替代配置和操作可以认为至少是等同的。69例如“方面”的用语并非暗示这一方面对于本发明而言是基础性的或者这个方面应用于本发明的所有配置。与一方面有关的描述可适用于所有的配置或者一个或多个配置。一个方面可以提供一个或多个例子。例如一个方面的用语可以表示一个或多个方面，反之亦然。例如“实施例”的用语并不暗示这个实施例对于本发明是基础性的或者这个实施例适用于本发明的所有配置。与一个实施例相关的描述可适用于所有实施例或者一个或多个实施例。一个实施例可以提供一个或多个例子。例如一个实施例的用语可以指一个或多个实施例，反之亦然。例如“配置”的用语并非指该配置对于本发明是基础性的或者该配置适用于本发明的所有配置。与配置相关的描述可以适用于所有的配置，或者一个或多个配置。一个配置可以提供一个或多个例子。例如配置的用语可以指一个或多个配置，反之亦然。70在本发明的一个方面，当动作或功能描述为被某个项目执行时(例如接收、确定、提供、产生、转换、显示、通知、接受、选择、控制、发射、报告、发送或任何其它动作或功能)，应当理解为这种动作或功能由该项目直接或间接执行。在一个方面，当模块描述为执行一个动作时，模块可以理解为间接地执行动作，例如，通过辅助、促进或导致这样的动作。71在一个方面，除非另有陈述，所有的测量、数值、比率、位置、幅度、尺寸和其它在本说明书及权利要求书中列出的规格均是大概值而非准确值。一方面，它们旨在具有与相关功能和本领域惯例相一致的合理范围。72 一方面，术语“耦合”或类似用语可以指直接连接。另一方面，术语“耦合”或类似用语可以指间接耦合。73本说明书中使用的用语“顶部”、“底部”、“前部”、“后部”应当理解为随意的参照系，而不是常规的重力参照系。这样，顶部表面、底部表面、前表面、后表面可以在重力参照系中向上、向下、对角或水平方向延伸。
74可以对各个项目以不同方式进行设置(例如以不同顺序或不同方式分割)，这并不脱离本发明的范围。在本发明的一个方面，权利要求书中引用的元件可以由一个或多个模块或子模块执行。75应当理解，所公开的具体顺序或步骤、操作或处理的层次是示例方式的描述。基于设计偏好，可以对这些层次进行重新设定。一些步骤、操作或处理可以同时执行。所附的方法权利要求表示特定顺序中的各种步骤、操作或处理的动作，其并非指限定为所表述的特定顺序或层次。76本说明意在使得本领域技术人员实施这里所描述的本发明的各个方面。本说明书提供本发明的各个例子，但是并不限于这些例子。各种修改对于本领域技术人员是透明的，并且这里所定义的一般原则可以适用于其它方面。77与本说明书的各个方面的元素相等同的、对于本领域技术人员已知或将会已知的结构和功能引入本文并包括在权利要求书的范围中。另外，本说明书没有公开的内容视为已经贡献给大众，无论该描述是否已经在权利要求书中公开引用。除非明确使用用语“用于……的装置”描述元素，否则不应当对权利要求中的元素基于35 U.S.C.§112第6段的规定进行解释，或者在方法权利要求书中，使用“用于……的步骤”对元素进行引用。另外，对于使用“包括”、“具有”或类似用语的情况，应该理解为包括的含义，这类似于用于权利要求的过渡用词“由……..组成”的解释。78本说明书的标题、背景技术、发明内容
和摘要引入本说明书并且作为本说明书的示例，而非限制性描述。应当理解，它们并非用于限制权利要求书的范围或含义。另外，在具体实施例部分，可以看出，描述提供了示例性的例子，并且为了简化描述，在各个实施例中将各个特征进行编组。这种描述方法不应当解释为所主张的技术比每个权利要求书中明确描述的特征需要更多的特征。正如所附权利要求书所反应的，本发明基于少于单个公开的配置或操作的全部特征。权利要求书引入具体实施例，而每个权利要求单独作为一个主张权利的主题。79权利要求书并不 旨在限制本发明的方面，而是与语言上表述的范围一致并且包含所有的等同实施方式。但是，任何权利要求都不包括不满足35 U.S.C.§ 101，102，或103规定的发明主题，也不应当以此方式进行解释。任何无意的包含都予以放弃。
权利要求
1.一种用于将模拟输入信号转换为数字输出信号的模数转换器(ADC)电路，包括: 电流模式(CM)数模转换器(DAC)电路，用于提供DAC电流； 跨导电路，配置为根据所述模拟输入信号生成输入电流； 比较器电路，配置为响应于根据DAC电流和输入电流确定的误差信号产生比较器信号；以及 逐次逼近寄存器(SAR)电路，配置为接收所述比较器信号并生成DAC代码信号或数字输出信号中的至少一个， 其中，所述CM DAC电路配置为使用DAC代码信号来控制DAC电流。
2.根据权利要求1所述的ADC电路，其中，所述CMDAC电路包括配置为将DAC代码信号解码为控制信号的解码器电路。
3.根据权利要求2所述的ADC电路，其中，所述CMDAC电路配置为使用控制信号来控制DAC电流。
4.根据权利要求2所述的ADC电路，其中，所述CMDAC电路包括多个电流源，并且其中，所述多个电流源中的至少一个或多个电流源配置为根据控制信号提供DAC电流。
5.根据权利要求1所述的ADC电路，其中，所述CMDAC信号配置为通过第一级联电路(例如图4、图5中的432、532或其一部分)提供DAC电流，并且其中，DAC电流为差分电流。
6.根据权利要求1所述的ADC电路，还包括误差电路，配置为提供基于DAC电流和输入电流之间差值而确定的电压误 差信号，并且其中，误差电路包括用于开关，用于减少电压误差信号中的干扰。
7.根据权利要求1所述的ADC电路，还包括取样保持(SH)电路，配置为从所述模拟输入信号生成取样输入信号。
8.根据权利要求7所述的ADC电路，其中，所述跨导电路还配置为从所述取样输入信号生成输入电流。
9.根据权利要求8所述的ADC电路，其中，所述跨导电路配置为通过第二级联电路提供差分输入电流。
10.根据权利要求1所述的ADC电路，其中，所述SAR电路配置为在多个SAR周期的最后一个周期生成数字输出信号。
11.根据权利要求10所述的ADC电路，其中，所述SAR电路配置为在多个SAR周期的第一个周期生成包含中间代码的DAC代码信号。
12.一种用于将模拟输入信号转换为数字输出信号的模数转换器(ADC)电路，包括: 电流模式(CM)数模转换器(DAC)电路，配置为提供DAC电流； 比较器电路，配置为响应于根据DAC电流和模拟输入信号确定的误差信号产生比较器信号；以及 逐次逼近寄存器(SAR)电路，配置为响应于比较器信号生成DAC代码信号或数字输出信号中的至少一个， 其中，所述CM DAC电路配置为使用DAC代码信号来控制DAC电流。
13.一种用于将模拟输入信号转换为数字输出信号的方法，所述方法包括: 通过以下步骤在电流转换模式中操作逐次逼近模数转换器(ADC)电路: 根据模拟输入信号产生输入电流；操作电流模式(CM)数模转换器(DAC)电路来提供DAC电流； 响应于根据DAC电流和输入电流确定的误差信号生成比较器信号；以及 接收比较器信号并生成DAC代码信号或数字输出信号中的至少一个， 其中，操作CM DAC电路的步骤包括通过使用DAC代码信号来控制DAC电流。
14.根据权利要求13所述的方法，其中，操作CMDAC电路的步骤包括将DAC代码信号解码为控制信号。
15.根据权利要求14所述的方法，其中，操作CMDAC电路的步骤包括使用控制信号来控制DAC电流.
16.根据权利要求14所述的方法，其中，操作CMDAC电路的步骤包括操作多个电流源，并且还包括根据控制信号操作多个电流源中的至少一个或多个电流源来提供DAC电流。
17.根据权利要求14所述的方法，其中，操作CMDAC电路的步骤包括通过第一级联电路提供DAC电流，并且其中，DAC电流为差分电流。
18.根据权利要求13所述的方法，还包括提供根据DAC电流和输入电流之间的差值确定的电压误差信号，并且其中，提供电压误差信号的步骤包括操作开关来减少电压误差信号中的干扰。
19.根据权利要求13所述的方法，其中，生成输入电流的步骤包括从取样输入信号产生输入电流。
20.一种用于将模拟输入信号转换为数字输出信号的装置，所述装置包括: 用于提供DAC电流的装置； 用于响应于根据DAC电流和模拟输入电流确定的误差信号产生比较器信号的装置；以及 用于响应于所述比较器信号产生DAC代码信号或数字输出信号中的至少一个信号的装置， 其中，用于提供DAC电流的装置配置为使用DAC代码信号来控制DAC电流。
全文摘要
本发明提供了用于将模拟输入信号转换为数字输出信号的系统和方法的例子。系统可以包括电流模式(CM)数模转换器(DAC)电路以便提供DAC电流。比较器电路可配置为响应于根据DAC电流和模拟输入信号确定的误差信号来产生比较器信号。逐次逼近寄存器电路可配置为响应于比较器信号产生DAC代码信号或数字输出信号中的至少一个信号。DAC代码信号可以由CM DAC电路使用以便控制DAC电流。
文档编号H03M1/38GK103095301SQ20121043209
公开日2013年5月8日 申请日期2012年11月2日 优先权日2011年11月2日
发明者阿秋翁, 奥利维耶雅克尼斯 申请人:商升特公司