一种具有降低杂散功能的射频信号源的制作方法
【专利摘要】本发明提供一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDS、混频器和锁相环，锁相环包括鉴相器、压控振荡器和分频器；参考时钟的时钟频率为fCLOCK，DDS的输出频率为fDDS；第一带通滤波器，通带为fCLOCK至fDDS+fCLOCK，连接于混频器与鉴相器之间；第二带通滤波器，通带为fCLOCK-fDDS至fCLOCK，连接于混频器与鉴相器之间；开关单元，设置于第一、第二带通滤波器的至少一端；控制单元，当fDDS和fCLOCK在混频器处相加时，切换开关单元以仅选通第一带通滤波器；当fCLOCK和fDDS在混频器处相减时，切换开关单元以仅选通第二带通滤波器。该信号源可减小因DDS谐波与时钟谐波相混频产生的杂散。
【专利说明】一种具有降低杂散功能的射频信号源
【技术领域】
[0001]本发明涉及测量测试领域，具体地涉及一种具有降低杂散功能的射频信号源。
【背景技术】
[0002]DDS是直接数字频率合成器的简称，其工作过程是先生成一系列离散的数字信号，然后通过DAC将其转换成连续的模拟信号。如图1示出的现有技术的DDS原理框图，DDS工作时，先是由单片机给出频率控制字到相位累加器，然后在每个时钟周期里相位累加器都累加一次，得到的相位值在每一个周期时钟内以二进制的形式送给正弦查询表，查询表再将相应的相位的幅度信号送到DAC，DAC不断收到离散化的正弦波形信息并将其不断转换成模拟信号，经过低通滤波器就可以得到相应的正弦波。
[0003]DDS信号输出通过DAC数模变换变成模拟信号，那么DDS信号及其多次谐波、参考时钟及其多次谐波在DAC内部将混频产生一些不想要的杂散信号，其中有些杂散信号落到DDS输出信号的频率附近，而且杂散幅度较大，以至于通过锁相环的环路滤波器也无法滤除，从而带入到VCO的输出，直至信号源的输出。这类杂散将构成信号源非谐波杂散的一部分。现有技术的方案中还无法很好地解决DDS谐波与时钟谐波的存在带来的杂散问题。
【发明内容】
[0004]本发明的目的在于，提供一种具有降低杂散功能的射频信号源，以减小因DDS的谐波与时钟的谐波相混频产生的杂散。
[0005]为达上述目的，一方面，本发明实施例提供了一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDS、混频器和锁相环，所述锁相环包括鉴相器压控振荡器和分频器；所述参考时钟的时钟频率为fac?，所述DDS的输出频率为fDDS，所述信号源还包括:
[0006]第一带通滤波器，通带为至fDDS+fara，连接于所述混频器与所述鉴相器之间；
[0007]第二带通滤波器，通带为fa()C:K-fDDS至?.αα:κ，连接于所述混频器与所述鉴相器之间；
[0008]开关单元，设置于所述第一带通滤波器和所述第二带通滤波器的至少一端；
[0009]控制单元，与所述开关单元连接，用于当所述fDDS和所述f_K在所述混频器处相加时，切换所述开关单元以仅选通所述第一带通滤波器；当所述faa和所述fDDS在所述混频器处相减时，切换所述开关单元以仅选通所述第二带通滤波器。
[0010]为达上述目的，另一方面，本发明实施例提供了另一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDS、混频器和锁相环，所述锁相环包括鉴相器、压控振荡器和分频器；所述参考时钟的时钟频率为?.αα:κ，所述DDS的输出频率为fDDS，所述压控振荡器的输出频率fva)，所述信号源还包括: [0011]第一带通滤波器，通带为faa:K至fDDS+fa(?，连接于所述混频器与所述鉴相器之间；
[0012]第二带通滤波器，通带为fa()C:K-fDDS至?.αα:κ，连接于所述混频器与所述鉴相器之间；
[0013]开关单元，设置于所述第一带通滤波器和所述第二带通滤波器的至少一端；
[0014]控制单元，与所述开关单元连接，用于根据所述fDDS、所述、所述fva)、所述DDS的谐波的次数m，以及所述参考时钟的谐波的次数n，确定所述锁相环的分频比N，并根据最终确定的所述锁相环的分频比N切换所述开关单元，以仅选通所述第一带通滤波器或者所述第二带通滤波器。
[0015]本发明技术方案的有益效果在于:
[0016]通过本发明，射频源的非线性杂散在大部分频段通过规避而减小。而且，还将DDS信号通过频谱搬移，抬高到一个较高的频率上，从而提高锁相环的鉴相频率，优化了相位噪声指标。
【专利附图】
【附图说明】
[0017]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得 其他的附图。
[0018]图1为现有技术的DDS原理框图；
[0019]图2为本发明实施例的用DDS激励PLL的锁相环方框图；
[0020]图3为本发明实施例的DDS+PLL中分频比N值的确定流程图；
[0021]图4为本发明实施例的控制单元的具体功能框图。
【具体实施方式】
[0022]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0023]本发明实施例提供一台射频信号源，本发明实施例的技术方案还可能应用于频谱分析仪中本振系统锁相环的设计。
[0024]本发明实施例的方案利用直接数字频率合成器DDS可以输出任何频率的特征，将DDS的输出信号经过频率搬移后送入锁相环，作为锁相环的参考电路(锁相环中的N分频器为整数)，根据需要设置不同的DDS输出频率，对应锁相环的VCO将输出相对应的频率信号。
[0025]DDS输出的非线性杂散可以准确全面的计算出来，根据锁相环中环路滤波器的带宽，判断哪些杂散处于带宽之内，然后上下调整N分频器的值，改变DDS的输出频率，使得此时的杂散处于环路带宽之外，环路带宽之外的杂散将被环路抑制。因为锁相环鉴相频率较高，N值每变化1，DDS的频率变化范围相对较大，存在无法满足条件的情况，因此本发明实施例利用了混频器的上下两个边带，扩大了鉴相频率的变化范围。对应仍然无法满足杂散处于环路带宽之外的情况，需要尽量选择由次数较高的谐波产生的杂散，其功率也会大大降低，从而满足整机非谐波杂散的指标要求。
[0026]图2为本发明的一个实施例的用DDS激励PLL的锁相环方框图。如图2所示，本发明实施例的一种具有降低杂散功能的射频信号源，包括参考时钟1、直接数字频率合成器DDS、混频器5和锁相环，锁相环较佳地包括鉴相器8、第二低通滤波器9(可选的)、压控振荡器10和分频器11 ;参考时钟的时钟频率为f^mDDS的输出频率为fDDS，其中直接数字频率合成器较佳地包括依次连接的数字信号合成器2、数字模拟转换器3和第一低通滤波器4 ；该信号源还包括:
[0027]第一带通滤波器12,通带为!Fcmcx至fDDS+fCL0CK，连接于混频器5与鉴相器8之间；
[0028]第二带通滤波器13,通带为fcMcx-froi；至faa；K，连接于混频器5与鉴相器8之间；
[0029]开关单元，设置于第一带通滤波器12和第二带通滤波器13的至少一端；
[0030]控制单元14，与开关单元连接，用于当fDDS和在混频器5处相加时，切换开关单元以仅选通第一带通滤波器12 ;当和fDDS在混频器5处相减时，切换开关单元以仅选通第二带通滤波器13。
[0031]具体地，本发明实施例在混频器5后设置两个带通滤波器12和13，两个带通滤波器的其中一个的通带为fa(KK至fDDS+f眶，另一个的通带为 fcL0CK_fDDS 至 fCLOCK。 带通滤波器12和带通滤波器13通过开关切换进行选择，开关的切换受控制单元14的控制。其中，开关较佳地是在两个带通滤波器两端分别设置一个，即图2中的6和7，也可仅设置一个。
[0032]在本发明的另一个实施例中，提供一种具有降低杂散功能的射频信号源，再参阅图2，其包括参考时钟1、 直接数字频率合成器DDS(较佳地包括依次连接的数字信号合成器
2、数字模拟转换器3和第一低通滤波器4，但只是一种可选的构成方式)、混频器5和锁相环，该锁相环包括鉴相器8、压控振荡器10和分频器11 (较佳地还可包括作为可选的第二低通滤波器9);该参考时钟I的时钟频率为，该DDS的输出频率为fDDS，该压控振荡器10的输出频率fTCQ，该信号源还包括:
[0033]第一带通滤波器12,通带为!Fcmcx至fDDS+fCL0CK，连接于混频器5与鉴相器8之间；
[0034]第二带通滤波器13,通带为fcMcx-froi；至faa；K，连接于混频器5与鉴相器8之间；
[0035]开关单元，设置于第一带通滤波器12和第二带通滤波器13的至少一端；
[0036]控制单元14，与开关单元连接，用于根据该fDDS、该fa(?、该^、该DDS的谐波的次数m，以及该参考时钟的谐波的次数n，确定该锁相环的分频比N，并根据最终确定的锁相环的分频比N切换开关单元，以仅选通第一带通滤波器12或者第二带通滤波器13。
[0037]具体地，控制单元根据fva)与的值得到N的整数取值，并根据该N的整数值与fva)的值得到鉴相频率；当大于所述faax时，切换到滤波器12 ;当f。小于所述faa；K时，切换到滤波器13。其中，fva)为振荡器的输出频率；&_为DDS的时钟；N为锁相环的分频比是锁相环的鉴相(参考)频率。
[0038]确定fDDS和faa:K的方法(两者混频后构成锁相环的参考频率f。，由于DDS和CLOCK均具有取值范围，因此fc也具有取值范围)包括:
[0039]fc = fVC0/N,而fva)是根据用户设定的输出频率得到的；分频比N具有预置的取
值沮围(匕的起值TX直为^fCLOCK"*"fDDS_Mx)，取值沮围为(f CLOCK+『DDS—MAX)〈 N〈 fyco/
(fcL0CK_fDDS_MAx)，N 取整数。
[0040]控制单元根据fva)和N值，计算得到f。，进而确定混频器5是对两个信号进行加操作或者减操作，因此也确定了开关切换。
[0041]其中，fDDS为DDS的输出频率；fDDS MIN为DDS输出频率的最低值;fms MAX为DDS输出频率的最高值为锁相环的鉴相参考频率，其是一个过渡值，相当于在图2中的混频器5后到鉴相器8之前那一段的频率值。
[0042]m是DDS的谐波的次数；n是DDS的参考时钟的谐波的次数；m和η分别是自然数，且有最大值(举例取5)。
[0043]控制单元将m和η分别由最小自然数开始，并逐步增大；依次判断得到的fDDS和
fVo)是否满足公式(I)
【权利要求】
1.一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDS、混频器和锁相环，所述锁相环包括鉴相器、压控振荡器和分频器；所述参考时钟的时钟频率为faQCK，所述DDS的输出频率为fDDS，其特征在于，所述信号源还包括: 第一带通滤波器，通带为&_至fDDS+f_K，连接于所述混频器与所述鉴相器之间； 第二带通滤波器，通带为fa<?-fDDS至?αα，连接于所述混频器与所述鉴相器之间； 开关单元，设置于所述第一带通滤波器和所述第二带通滤波器的至少一端； 控制单元，与所述开关单元连接，用于当所述fDDS和所述?α.在所述混频器处相加时，切换所述开关单元以仅选通所述第一带通滤波器；当所述f^K和所述fDDS在所述混频器处相减时，切换所述开关单元以仅选通所述第二带通滤波器。
2.根据权利要求1所述的信号源，其特征在于，所述控制单元，具体用于根据所述fDDS、所述fa<?、所述压控振荡器的输出频率fTC。、所述DDS的谐波的次数m，以及所述参考时钟的谐波的次数n，确定所述锁相环的分频比N，并根据最终确定的所述锁相环的分频比N切换所述开关单元。
3.根据权利要求2所述的信号源，其特征在于，所述控制单元包括: 接收模块，用于接收用户设置的所述压控振荡器的输出频率fva)； 分频比初值确定模块，用于根据第一关系式确定分频比N的初始值，所述第一关系式为N = fvco/ (fcLOCK+fDDSMx)，其中，所述fDDS—MAX是所述DDS的输出频率的最高值； 参考频率确定模块，用于根据N的当前值和fva)获得参考频率f。，所述参考频率f。=fvco/N ； 第一判断模块，用于判断所述是否小于所述faa ； 切换模块，用于当所述f。小于所述fa<?时，切换所述开关单元以仅选通所述第二带通滤波器，并得到fDDS，所述fDDS=fcMarfc:;或者当所述大于所述faax时，切换所述开关单元以仅选通所述第一带通滤波器，并得到fDDS，所述； 第二判断模块，用于判断当前获得的所述fDDS是否满足第二关系式，所述第二关系式为:-BW/2 < (nfDDS-mfCL0CK) -fDDS < BW/2，所述m、所述n为自然数，所述BW为所述锁相环的环路带宽； 终值确定模块，用于当所述第二判断模块判断对于所述m和所述η在其取值范围内的任意取值，所述fDDS均不满足所述第二关系式时，确定所述fDDS的当前取值为最终符合要求的取值，所述N的当前取值为最终符合要求的取值； 分频比自增模块，用于当所述第二判断模块的判断结果为是时，使所述分频比N的取值增加1，并触发所述参考频率确定模块、所述第一判断模块、所述切换模块、以及所述第二判断模块根据自增后的N重新执行相应处理； 所述切换模块，还用于根据所述N的最终符合要求的取值切换所述开关单元，以仅选通所述第一带通滤波器或者所述第二带通滤波器。
4.一种具有降低杂散功能的射频信号源，包括参考时钟、直接数字频率合成器DDSJg频器和锁相环，所述锁相环包括鉴相器、压控振荡器和分频器；所述参考时钟的时钟频率为fcLOCK^所述DDS的输出频率为fDDS，所述压控振荡器的输出频率fva)，其特征在于，所述信号源还包括: 第一带通滤波器，通带为4_至fDDS+f_K，连接于所述混频器与所述鉴相器之间；第二带通滤波器，通带为fa<?-fDDS至?αα，连接于所述混频器与所述鉴相器之间； 开关单元，设置于所述第一带通滤波器和所述第二带通滤波器的至少一端； 控制单元，与所述开关单元连接，用于根据所述fDDS、所述faa、所述fv。。、所述DDS的谐波的次数m，以及所述参考时钟的谐波的次数n，确定所述锁相环的分频比N，并根据最终确定的所述锁相环的分频比N切换所述开关单元，以仅选通所述第一带通滤波器或者所述第二带通滤波器。
5.根据权利要求4所述的信号源，其特征在于，所述控制单元，包括: 接收模块，用于接收用户设置的所述压控振荡器的输出频率fva)； 分频比初值确定模块，用于根据第一关系式确定分频比N的初始值，所述第一关系式为
6.根据权利要求5所述的信号源，其特征在于，所述m、所述η为起始为I且小于或等于5的自然数。
7.根据权利要求5或6所述的信号源，其特征在于，所述控制单元还包括: 范围判断模块，与所述分频比自增模块连接，用于判断所述fDDS的当前值是否在fDDS允许的范围内；以及判断所述N的当前值是否在N的取值范围内；所述N的取值范围是:fva)/
8.根据权利要求5或6所述的信号源，其特征在于，所述终值确定模块，还用于如果N在其范围内均满足所述第二关系式，则获取每一 N值对应的满足所述第二关系式的m值；取最大m值对应的N值，并根据最大m值对应的N值确定fDDS和f。。
9.根据权利要求8所述的信号源，其特征在于，如果有多个最大m值相等，则取对应的最小N值。
10.根据权利要求4所述的信号源，其特征在于，所述开关单元包括一个开关，设置于所述第一带通滤波器和所述第二带通滤波器的共同的一端。
11.根据权利要求4所述的信号源，其特征在于，所述开关单元包括两个开关，在所述第一带通滤波器和所述第二 带通滤波器的两端各设置一个。
【文档编号】H03L7/18GK103888135SQ201210559133
【公开日】2014年6月25日 申请日期:2012年12月20日 优先权日:2012年12月20日
【发明者】何毅军, 王悦, 王铁军, 李维森 申请人:北京普源精电科技有限公司