专利名称：时钟的数据恢复电路的制作方法
技术领域：
本实用新型涉及电子电路领域，特别是涉及一种时钟的数据恢复电路。
技术背景在串行数据通信传输中，收发电路负责将内部并行数据与外部串行数据进行转换，因而一般是数据通路上工作速率最高的部分。在发送端，电路利用高速时钟采样的原理，将并行数据中的位数据逐个送到传输介质上，实现并行到串行的转换。而在接收端，发送方与接收方没有共享的时钟信号进行数据的同步，接收方在收到数据后，需要从接收到的数据流中恢复出时钟信号以实现同步操作，时钟和数据恢复(Clock and DataRecovery, CDR)电路负责将串行数据中的时钟提取出来，并利用这个时钟对串行信号采样生成数字信号。后级的串-并转换电路再利用恢复出来的时钟信号和采样得到的数据，将数据从串行转换为并行，同时还可以判断串行数据的特征码型，实现字节同步。一般而言，当串行信号在发送端出现在介质上时，特性比较理想。而由于信道的低通特性，当数据经过传输介质到达接收器的时候，幅度将会衰减，并且叠加上了外界的噪声和干扰。接收端为了从串行的数据中提取出数据，必须选择最佳时刻对数据采样和判决，将信号转化为数字信号。此时的输入数据必须具有最大的幅度，以保证产生误码的几率最小。由此可见，设计实现高性能的串行数据收发电路的主要困难集中于高速高性能的时钟数据恢复电路的设计。设计一个高性能的高速时钟数据恢复电路在对串行数据传输速度要求不断增加的今天显得尤为重要。
实用新型内容本实用新型主要解决的技术问题是提供一种时钟的数据恢复电路，能够缩小电路规模、降低消费电流，运行稳定，生产成本低，安全可靠。为解决上述技术问题，本实用新型采用的一个技术方案是提供一种时钟的数据恢复电路，包括控制电路、数据采样与边缘检测电路、判决电路、时钟选择电路和串并转换电路，所述数据采样与边缘检测电路、判决电路、时钟选择电路和串并转换电路依次连接，所述控制电路与数据采样与边缘检测电路和串并转换电路相连接，所述数据采样与边缘检测电路上并联有频率跟踪电路和相位跟踪电路。在本实用新型一个较佳实施例中，所述频率跟踪电路和相位跟踪电路之间依次连接有相位检测电路、相位比较电路和相位插补电路。在本实用新型一个较佳实施例中，所述相位检测电路和相位插补电路还并联有相位控制电路。在本实用新型一个较佳实施例中，所述频率跟踪电路包括图形发生器。本实用新型的有益效果是本实用新型时钟的数据恢复电路，能够缩小电路规模、降低消费电流，运行稳定，生产成本低，安全可靠。
图I是本实用新型时钟的数据恢复电路一较佳实施例结构示意图；附图中各部件的标记如下1、控制电路，2、数据采样与边缘检测电路，3、判决电路，4、时钟选择电路，5、串并转换电路，6、频率跟踪电路，7、相位跟踪电路，8、相位检测电路，9、相位比较电路，10、相位插补电路，11、相位控制电路。
具体实施方式
以下结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。 请参阅图1，一种时钟的数据恢复电路，包括控制电路I、数据采样与边缘检测电路2、判决电路3、时钟选择电路4和串并转换电路5，所述数据采样与边缘检测电路2、判决电路3、时钟选择电路4和串并转换电路5依次连接，所述控制电路I与数据采样与边缘检测电路2和串并转换电路5相连接，所述数据采样与边缘检测电路2上并联有频率跟踪电路6和相位跟踪电路7。另外，所述频率跟踪电路6和相位跟踪电路7之间依次连接有相位检测电路8、相位比较电路9和相位插补电路10。另外，所述相位检测电路8和相位插补电路10还并联有相位控制电路11。另外，所述频率跟踪电路6包括图形发生器。区别于现有技术，本实用新型时钟的数据恢复电路，能够缩小电路规模、降低消费电流，运行稳定，生产成本低，安全可靠。以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
权利要求1.一种时钟的数据恢复电路，其特征在于，包括控制电路、数据采样与边缘检测电路、判决电路、时钟选择电路和串并转换电路,所述数据采样与边缘检测电路、判决电路、时钟选择电路和串并转换电路依次连接，所述控制电路与数据采样与边缘检测电路和串并转换电路相连接，所述数据采样与边缘检测电路上并联有频率跟踪电路和相位跟踪电路。
2.根据权利要求I所述的时钟的数据恢复电路，其特征在于，所述频率跟踪电路和相位跟踪电路之间依次连接有相位检测电路、相位比较电路和相位插补电路。
3.根据权利要求2所述的时钟的数据恢复电路，其特征在于，所述相位检测电路和相位插补电路还并联有相位控制电路。
4.根据权利要求I所述的时钟的数据恢复电路，其特征在于，所述频率跟踪电路包括图形发生器。
专利摘要本实用新型公开了一种时钟的数据恢复电路，包括控制电路、数据采样与边缘检测电路、判决电路、时钟选择电路和串并转换电路，所述数据采样与边缘检测电路、判决电路、时钟选择电路和串并转换电路依次连接，所述控制电路与数据采样与边缘检测电路和串并转换电路相连接，所述数据采样与边缘检测电路上并联有频率跟踪电路和相位跟踪电路。通过上述方式，本实用新型时钟的数据恢复电路能够缩小电路规模、降低消费电流，运行稳定，生产成本低，安全可靠。
文档编号H03M9/00GK202652190SQ201220233420
公开日2013年1月2日 申请日期2012年5月23日 优先权日2012年5月23日
发明者陈 峰 申请人:常州芯奇微电子科技有限公司