专利名称：比较装置的制作方法
技术领域：
概括而言，本申请涉及电子电路，更为特别地，涉及可轨到轨操作的比较器电路。
背景技术：
电子电路和系统通常包括比较电路。比较电路的一个示例是比较器。比较器是用来对输入到电路的两个电压进行比较。比较器的输出端基于该比较来改变状态；典型地，用以指示哪一个电压较大。比较器可以使用电子电路来检测事件。比较器的性能受限于组成该比较器的设备的操作参数。举例而言，比较器内部的晶体管能阻止该比较器由于晶体管的操作限制而引起的从低电源电压运行到高电源电压(例如，轨到轨)。
实用新型内容一种装置示例包括:接收电压的输入端、阈值电压电路、比较电路和输出端。阈值电压电路在第一输出端处提供可调节的第一阈值电压，并且在第二输出端处提供可调节的第二阈值电压。比较电路确定输入电压何时大于第一电压阈值，包括第一电压阈值被调节为大体上达到高电源电压轨时的情形，并且确定输入电压何时低于第二电压阈值，包括第二电压阈值被调节为大体上低至低电源电压轨时的情形。输出端在输入电压大于第一电压阈值时提供第一指示，并且在输入电压小于第二电压阈值时提供第二指示。一种比较装置，包括:电容器；阈值电压电路，其被配置成在所述阈值电压电路的第一输出端处提供可调节的第一阈值电压，并且在所述阈值电压电路的第二输出端处提供可调节的第二阈值电压，其中，所述第二阈值电压小于所述第一阈值电压；比较电路，其通信地连接到所述电容器和所述阈值电压电路，其中，所述比较电路被配置成:确定所述电容器的电压何时大于所述第一电压阈值，包括当所述第一电压阈值被调节成大体上达到高电源电压轨时的情形；并且确定所述电容器的电压何时小于所述第二电压阈值，包括当所述第二电压阈值被调节成大体上低至低电源电压轨时的情形；以及输出端，其被配置成:当所述电容器的电压大于所述第一电压阈值时提供第一指示，并且当所述电容器的电压小于所述第二电压阈值时提供第二指示。该部分旨在提供对本专利申请的主题的概括，并非旨在提供对本实用新型的排他性或穷尽性解释。包含具体实施方式
是为了提供与本专利申请有关的其它信息。
在附图中(这些附图不一定是按照比例绘制的)，相似的数字可以描述不同的视图中的类似组件。具有不同字母后缀的相似数字可以表示类似组件的不同实例。附图通过举例说明而非限制的方式概括地示出了本文中讨论的各个实施例。图1示出了电子电路的示例的部分的框图，该电子电路包括轨到轨操作的比较器电路。图2示出了一种用于操作能够轨到轨地比较电压的电子电路的方法的示例。[0009]图3示出了轨到轨操作的比较电路的另一示例。图4示出了图1中的电路的仿真的示例。图5示出了图1中的电路的仿真的另一示例。图6示出了逻辑电路和比较电路的示例的电路原理图。图7A-7C示出了图6中的比较电路和逻辑电路的仿真的示例。图8示出了包括具有轨到轨操作的比较电路的电子设备的示例。
具体实施方式
比较电路可以用于将所接收的或经产生的电子信号与规定的阈值电压值进行比较。比较电路的输出指示了比较的结果。诸如比较器之类的某些比较电路不能够轨到轨(rail-to-rail)地进行操作。如果比较器是N型(例如，比较器的输入差分对包括N型金属氧化物半导体(NMOS)器件)，那么比较器可能不能运行到接近低电源电压轨的电压。类似地，如果比较器是P型，那么比较器可能不能运行到接近高电源电压轨的电压。图1示出了电子电路100的示例的部分的框图，电子电路100包括轨到轨操作的比较电路105。比较电路105包括第一比较器110和第二比较器115。第一比较器110是N型比较器，其操作以检测输入电压的范围，该输入电压的范围从稍小于高电压轨和低电压轨之间的中点的电压延伸到高电源电压轨的电压。第二比较器115是P型比较器，其操作以检测输入电压的范围，该输入电压的范围从稍大于高电压轨和低电压轨之间的中点的电压延伸到低电源电压轨的电压。该组合产生轨到轨地进行操作的比较电路。图2示出了一种用于操作能够轨到轨地比较电压的电子电路的方法200的示例。在方框205处，在电子电路的输入端处接收电压。在方框210,当输入电压大于可调节的第一电压阈值时,产生第一电路指不。在一些示例中，第一电压阈值是可编程的。电路指示可以是比较电路的输出的状态改变。当第一电压阈值被调节为大体上达到电子电路的高电源电压轨时，产生该第一电路指示。在一个非限定性的实施例中，优选地，第一电压阈值被调节为距高电源电压轨I毫伏或者更少。在方框215，当输入电压小于可调节的第二电压阈值时，产生第二电路指示。当第二电压阈值被调节为大体上低至低电源电压轨时，产生该第二电路指示。在一个非限定性的实施例中，优选地，第二电压阈值被调节为距低电源电压轨I毫伏或者更少。如果第二阈值电压小于第一阈值电压，那么电子电路可以在电路指示中提供滞后现象。例如，当第一输入电压首次超过第一电压阈值时，这使得在电子电路的输出端出现第一电压指示。当输入电压减少到第一阈值电压时，第一指示可以在输出端保持。第一指示可以在电路输出端保持，直到输入电压减少到小于第二阈值电压的电压，在第二阈值电压处，可以在电路输出端产生第二指示。回到图1，电子电路100包括用于接收电压的输入端(In)，并且包括阈值电压电路120。阈值电压电路120被配置成在第一输出端(vREF_H)提供可调节的第一阈值电压，并且在第二输出端(vREF_L)提供可调节的第二阈值电压。在一些示例中，阈值电压电路120包括分压电路。分压电路对参考电压进行分割，以产生第一阈值电压和第二阈值电压。在某些示例中，带隙电压参考电路用于提供参考电压，这个参考电压不随着处理和温度的变化而变化。在一些示例中，阈值电压电路120被配置成提供一个或多个可编程阈值电压。在一些不例中，第二阈值电压小于第一阈值电压，以在其电压检测方面提供滞后现象。比较电路105通信地连接到输入端和阈值电压电路。通信连接允许来自输入端和阈值电压电路120的电信号由比较电路105接收，即使在其间可能具有中间电路。比较电路105被配置成确定输入电压何时大于第一电压阈值,包括第一电压阈值被调节达到或者大体上达到高电源电压轨的情形。比较电路105还被配置成确定输入电压何时小于第二电压阈值，包括第二电压阈值被调节至大体上低至低电源电压轨的情形。当输入电压大于第一电压阈值时，电路100的输出端(OUT)提供第一指示，并且当输入电压小于第二电压阈值时，电路100的输出端(OUT)提供第二指不。在一些不例中，第一指示和第二指示包括二进制逻辑状态的改变。在某些示例中，当输入电压大于第一电压阈值时，输出端的逻辑状态从低状态变化到高状态作为第一指示，并且当输入电压小于第二电压阈值时，输出端的逻辑状态从高状态变为低状态作为第二指示。图3示出了轨到轨操作的比较电路305的另一示例。比较电路305包括第一比较器310和第二比较器315。第一比较器310可以是N型，并且可以包括具有匹配的NMOS差分晶体管对330的差分放大器，以及第二比较器315可以是P型，并且包括具有匹配的PMOS差分晶体管对的差分放大器。第一和第二比较器可以具有折叠共射共基(cascode)电路拓扑。第一比较器310包括第一比较器输入端340和第二比较器输入端345，并且第二比较器315也包括第一比较器输入端350和第二比较器输入端355。折叠共射共基拓扑允许比较器具有到达电源电压轨的比较器输入的功能。第一输入端(340，350)可以被通信地连接到图1中的输入端(In)。第二输入端(345，355)可以被通信地连接到图1的阈值电压电路120的输出端(vREF_H，vREF_L)。因此，当“In”处的电压增加到超过规定的第一阈值电压时，第一比较器的输出端将从低切换到高，并且当“In”处的电压减少到低于规定的第二阈值电压时，第二比较器的输出端将从高切换到低。图1的电路还包括逻辑电路125，逻辑电路125通信地连接到比较电路105和输出端(Out)。逻辑电路125被配置成在输出端提供第一逻辑状态作为前述的第一指示，并且提供第二逻辑状态作为第二指示。逻辑电路125对各自的比较器的输出进行逻辑组合，其结果是表现为具有滞后现象的一个比较器，即使每个比较器不在其切换中提供滞后现象。只要每个比较器的阈值电压被设置在其工作电压范围内(例如，对于N型比较器而言，低电源电压轨加上900毫伏(mV),而对于P型比较器而言，高电源电压轨减去900mV)，那么图1的电路作为一个整体确保实现轨到轨的功能性。如果需要，可以使用相同类型(例如，都具有匹配的N型差分对，或者都具有匹配的P型差分对)的两个比较器来实现比较电路305。在这种条件下，比较器将不进行轨到轨操作，但是如果不需要轨到轨，对于布局目的而言，针对每个阈值电压使用相同类型的比较器可能更为容易。图4示出了图1中电路的仿真的示例。低电源轨是零伏(0.0V)，而高电源轨是
3.3V。第一阈值电压被设置成2.3V。输出端的电压405从0.0V斜升到3.3V，然后，从3.3V斜降到0.0V。当输入端到达2.3V的第一阈值时，输出410变化到高逻辑状态，以指示输入大于第一阈值电压。当输入减少到1.0V时，输出变化到低逻辑状态，以指示输入小于第二阈值电压。图5示出了图1的电路的仿真的另一示例。在这个示例中，第一阈值电压被设置成3.3V减去lmV，第二阈值电压被设置成lmV。该仿真示出了图1的电路可以轨到轨地操作。回到图1，逻辑电路125进一步被配置成当比较电路105的禁用输入端被激活时，保持输出端的逻辑状态。通过这种方式，电路100为输出状态提供存储，即便比较电路105被禁用了。在一些示例中，如图3的比较器中，比较电路305是通过关闭比较器的电流宿360和电流源365来禁用的。图6示出了比较电路605和逻辑电路625的示例性电路原理图。比较电路605包括N型比较器610和P型比较器615。逻辑电路625包括锁存电路，锁存电路被配置成当比较电路的禁用输入端被激活时存储输出端的逻辑状态。比较电路605包括第一比较器610和第二比较器615。每个比较器具有连接到逻辑电路625的输出端。当比较电路的禁用输入端被激活时，第一比较器610的输出端被禁用为第一二进制逻辑状态，并且第二比较器615的输出端被禁用为第二二进制逻辑状态。在一些示例中，N型比较器610在其输出端禁用为低状态，而P型比较器615在其输出端禁用为高状态。当第一和第二比较器被禁用时，可以存储逻辑电路625的输出端的逻辑状态。在一些示例中，逻辑电路625包括上电复位输入端(POR)，并且当上电复位输入端被激活时，逻辑电路625的输出端被设置成规定的逻辑状态。图7A-7C示出了比较电路605和逻辑电路625的仿真的示例。图7B中的波形715是使能信号。当使能信号为低(例如0.0V)时，电路被禁用。图7A中的波形示出了输入电压705从0.0V斜升到3.3V，并且然后从3.3V斜降到0.0V。第一阈值电压值为2.1V，而第二阈值电压值为1.2V。该仿真不出了当输入电压大于第一阈值电压值时，电路输出端从低状态变化为高状态。该仿真还示出了在电路输出端从低状态改变到高状态之后，该使能被去激活(deactivated)。随后，输入电压705斜降。即使输入小于第二电压阈值，电路输出端也不会改变状态。因此，在禁用期间，输出端的逻辑状态被存储。图7C的波形720代表电路的电流消耗。波形720示出了即使电路的电流消耗下降到零的情况下，也可以对输出状态进行存储，并且保持为高状态。图8示出了电子设备800的示例，其中，电子设备800包括具有轨到轨操作的比较电路。该设备包括比较电路805，阈值电压电路820，和电容器870。阈值电压电路820提供第一可调节阈值电压和第二可调节阈值电压。比较电路805对电容器870的电压进行监控。比较电路805被配置成确定电容器的电压何时大于第一电压阈值,包括第一电压阈值被调节成大体上达到高电源电压轨的情形。比较电路805还被配置成确定电容器的电压何时小于第二电压阈值，包括第二电压阈值被调节成大体上低至低电源电压轨的情形。在一些示例中，设备800包括逻辑电路825，逻辑电路825被通信地连接到比较电路和设备输出端。当电容器电压大于第一电压阈值时，逻辑电路825在输出端提供第一逻辑状态作为第一指示，而当电容器电压小于第二电压阈值时，逻辑电路825在输出端提供第二逻辑状态作为第二指示。在一些示例中，设备800包括电容器充电电路875，电容器充电电路875通信地连接到逻辑电路825。第一指示和第二指示可以用于控制电容器870的充电。当输出端转变到第二逻辑状态时，电容器充电电路875可以开始电容器870的充电，而当输出端转变到第一逻辑状态时，电容器充电电路875禁用电容器870的充电。在一些示例中，作为对电容器870的替代或者除了电容器870之外，设备800包括电池。比较电路805用于监视电池的充电，并且逻辑电路825可以用于控制电池充电电路。即便是用于对设备进行充电的阈值和用于禁用设备的充电的阈值大体上接近电源电压轨时，轨到轨比较电路也允许对需要充电的设备上的电压进行对称地监视。其它注意事项示例I包括这样一个主题(例如，装置)，这个主题包括:输入端，其用于接收电压；阈值电压电路，其被配置成在所述阈值电压电路的第一输出端处提供可调节的第一阈值电压，并且在所述阈值电压电路的第二输出端处提供可调节的第二阈值电压，其中，所述第二阈值电压小于所述第一阈值电压；比较电路，其通信地连接到所述输入端和所述阈值电压电路；以及输出端。所述比较电路被配置成:确定输入电压何时大于所述第一电压阈值，包括所述第一电压阈值被调节为大体上达到高电源电压轨时的情形；并且确定所述输入电压何时低于所述第二电压阈值，包括所述第二电压阈值被调节为大体上低至低电源电压轨时的情形。所述输出端被配置成当所述输入电压大于所述第一电压阈值时提供第一指示，并且当所述输入电压小于所述第二电压阈值时提供第二指示。在示例2中，权利要求1的主题可以选择性地包括比较电路，所述比较电路可以包括第一比较器，所述第一比较器包括:差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对；第一比较器输入端，其连接到所述装置的输入端；以及第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端。所述比较电路还可以包括第二比较器，所述第二比较器包括:差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对；第一比较器输入端，其连接到所述装置的输入端；以及第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。在示例3中，示例I和2中的一个或任意组合的主题可以选择性地包括具有折叠共射共基电路拓扑的第一比较器和第二比较器。在示例4中，示例1-3中的一个或任意组合的主题可以选择性地包括逻辑电路，所述逻辑电路通信地连接到所述比较电路和所述输出端。所述逻辑电路可以被配置成:当所述输入电压大于所述第一电压阈值时，在所述输出端提供第一逻辑状态作为所述第一指示；当所述输入电压小于所述第二电压阈值时，在所述输出端提供第二逻辑状态作为所述第二指示；并且当所述比较电路的禁用输入端被激活时，保持所述输出端的逻辑状态。在示例5中，实施例1-4中的一个或任意组合的主题可以选择性地包括逻辑电路，所述逻辑电路具有锁存电路，所述锁存电路可以在所述比较电路的所述禁用输入端被激活时，存储所述输出端的所述逻辑状态。在示例6中，示例1-5中的一个或任意组合的主题可以选择性地包括比较电路，所述比较电路具有第一比较器和第二比较器，每个比较器具有连接到所述逻辑电路的输出端。当所述比较电路的所述禁用输入端被激活时，所述第一比较器的所述输出端可以被禁用为第一二进制逻辑状态，并且所述第二比较器的所述输出端可以被禁用为第二二进制逻辑状态。当所述第一比较器和所述第二比较器被禁用时，可以存储所述逻辑电路的所述输出端的所述逻辑状态。在示例7中，示例1-6中的一个或任意组合的主题可以选择性地包括逻辑电路,所述逻辑电路具有上电复位输入端，当所述上电复位输入端被激活时，所述逻辑电路的所述输出端被设置成规定的逻辑状态。示例8可以包括主题(例如，装置)或者可以选择性地与示例1-7中的一个或任意组合的主题组合，以包括这样的主题:电容器；阈值电压电路，其被配置成在所述阈值电压电路的第一输出端处提供可调节的第一阈值电压，并且在所述阈值电压电路的第二输出端处提供可调节的第二阈值电压，其中，所述第二阈值电压小于所述第一阈值电压；比较电路，其通信地连接到所述电容器和所述阈值电压电路；以及输出端。所述比较电路被配置成:确定所述电容器的电压何时大于所述第一电压阈值，包括当所述第一电压阈值被调节成大体上达到高电源电压轨时的情形；并且确定所述电容器的电压何时低于所述第二电压阈值，包括当所述第二电压阈值被调节成大体上低至低电源电压轨时的情形。所述输出端被配置成当所述电容器的电压大于所述第一电压阈值时提供第一指示，并且当所述电容器的电压小于所述第二电压阈值时提供第二指示。在示例9中，示例8的主题可以选择性地包括逻辑电路，所述逻辑电路通信地连接到所述比较电路和所述输出端。所述逻辑电路可以被配置成:当所述电容器的电压大于所述第一电压阈值时，在所述输出端提供第一逻辑状态作为所述第一指示；以及当所述电容器的电压小于所述第二电压阈值时，在所述输出端提供第二逻辑状态作为所述第二指示。在示例10中，示例8和9中的一个或任意组合的主题可以选择性地包括通信地连接到所述逻辑电路的电容器充电电路。所述电容器充电电路可以被配置成，当所述输出端转换为所述第二逻辑状态时，开始所述电容器的充电，并且当所述输出端转换为所述第一逻辑状态时，禁用所述电容器的充电。在示例11中，示例8-11中的一个或任意组合的主题可以选择性地包括逻辑电路，所述逻辑电路包括锁存电路，所述锁存电路用于在所述比较器电路的禁用输入端被激活时存储所述输出端的逻辑状态。在示例12中，示例8-11中的一个或任意组合的主题可以选择性地包括逻辑电路，所述逻辑电路具有上电复位输入端。当所述上电复位输入端被激活时，所述锁存电路的输出端被设置成规定的逻辑状态。在示例13中，示例8-12中的一个或任意组合的主题可以选择性地包括比较电路，所述比较电路具有第一比较器和第二比较器，并且每个比较器具有连接到所述逻辑电路的输出端。当所述比较电路的所述禁用输入端被激活时，所述第一比较器的所述输出端可以被禁用为第一二进制逻辑状态，并且所述第二比较器的所述输出端可以被禁用为不同于所述第一二进制逻辑状态的第二二进制逻辑状态。当所述第一比较器和所述第二比较器被禁用时，所述锁存电路存储所述逻辑电路的所述输出端的所述逻辑状态。在示例14中，示例8-13中的一个或任意组合的主题可以选择性地包括比较电路，所述比较电路具有第一比较器和第二比较器。第一比较器可以包括:差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对；第一比较器输入端，其连接到所述装置的输入端；以及第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端。所述第二比较器可以包括:差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对；第一比较器输入端，其连接到所述装置的输入端；以及第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。示例15可以包括主题(例如，方法，用于执行动作的模块，或者包括指令的机器可读介质，该指令在由机器执行时，使得机器执行动作)，或者可以选择性地与示例1-14中的一个或任一组合的主题相结合以包括这样的主题:在电子电路的输入端接收电压，当输入电压大于可调节的第一电压阈值时产生第一电路指示，包括当第一电压阈值被调节为大体上达到高电源电压轨时产生第一电路指示，并且当输入电压小于可调节的第二电压阈值时产生第二电路指示，包括当第二电压阈值被调节为大体上低至低电源电压轨时产生第二电路指示，其中，第二阈值电压小于第一阈值电压。在示例16中，示例15的主题可以选择性地包括，通过将电路输出端改变到第一逻辑状态和第二逻辑状态来分别产生第一指示和第二指示，并且，当电路被禁用时，保持输出端的状态。在示例17中，示例15和16中的一个或任意组合的主题可以选择性地包括对参考电压进行分割，以产生第一阈值电压和第二阈值电压。在示例18中，示例15-17中的一个或任意组合的主题可以选择性地包括当具有NMOS差分对的比较器检测到输入电压大于第一电压阈值时产生第一电路指示，以及当具有PMOS差分对的比较器检测到输入电压小于第二电压阈值时产生第二电路指示。在示例19中，示例15-19中的一个或任意组合的主题可以选择性地包括在输入端接收来自电容器的电压，当产生了第二指示时开始电容器的充电，并且当产生了第一指示时禁用电容器的充电。在示例20中，示例15的主题可以选择性地包括用于在电子电路的输入端接收电压的模块，其示例性的示例可以包括去往集成电路(IC)的输入和/或输出连接。该主题也可以包括用于当输入电压超出第一电压阈值时产生第一电路指不的模块并且第一电压阈值可调节为大体上达到高电源电压轨，这个模块的示例性的示例包括比较电路和比较器。该主题进一步可以包括用于当输入电压小于第二电压阈值时产生第二电路指示的模块，第二电压阈值可调节为大体上低至低电源电压轨，并且第二阈值电压小于第一阈值电压。这个模块的示例性的示例可以包括比较电路和比较器。示例21可以包括示例I至20中的任意一个或多个示例的任意部分或任意部分的组合，或者可以选择性地与示例I至20中的任意一个或多个示例的任意部分或任意部分的组合进行组合以包括这样的主题，这样的主题包括:用于执行示例I至20的功能中的任意一个或多个的模块，或包括当由机器执行时使得机器执行示例I至20的功能中的任意一个或多个的指令的机器可读介质。可以通过任意排列或组合的方式来组合这些非限制性的示例。上文的详细描述包括对附图的参考，附图形成了详细描述的一部分。附图通过示例的方式示出了其中可以实践本实用新型的具体实施例。这些实施例也可以被称为“示例”。本文所涉及的所有出版物、专利及专利文件全部作为本文的参考内容，尽管它们是分别加以参考的。如果本文与参考文件之间存在用途差异，则将参考文件的用途视作本文的用途的补充；若两者之间存在不可调和的差异，则以本文的用途为准。在本文中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本文中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括:“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在本文中，术语“包含”和“包括”是开放性的，即，系统、设备、物品或步骤包括除了权利要求中这种术语之后所列出的那些部件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。本文所述的方法示例至少部分可以是机器或计算机执行的。一些示例可包括计算机可读介质或机器可读介质，其被编码有可操作为将电子装置配置为执行如上述示例中所述的方法的指令。这些方法的实现可包括代码，例如微代码，汇编语言代码，高级语言代码等。该代码可包括用于执行各种方法的计算机可读指令。所述代码可构成计算机程序产品的部分。此外，所述代码可在执行期间或其它时间被有形地存储在一个或多个易失或非易失性有形计算机可读介质上。这些有形计算机可读介质的示例包括但不限于，硬盘、移动磁盘、移动光盘(例如，压缩光盘和数字视频光盘)，磁带，存储卡或棒，随机存取存储器(RAM)，只读存储器(ROM)等。上述说明的作用 在于解说而非限制。例如，上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§ 1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式
中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本实用新型的主题可在于的特征少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式
中，每个权利要求均作为一个单独的实施例，并且可设想到这些实施例可以在各种组合或排列中彼此结合。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本实用新型的范围。
权利要求1.一种比较装置，包括: 输入端，其用于接收电压； 阈值电压电路，其被配置成在所述阈值电压电路的第一输出端处提供可调节的第一阈值电压，并且在所述阈值电压电路的第二输出端处提供可调节的第二阈值电压，其中，所述第二阈值电压小于所述第一阈值电压； 比较电路，其通信地连接到所述输入端和所述阈值电压电路，并且所述比较电路被配置成: 确定输入电压何时大于所述第一电压阈值，包括当所述第一电压阈值被调节为大体上达到高电源电压轨时的情形；并且 确定所述输入电压何时小于所述第二电压阈值，包括当所述第二电压阈值被调节为大体上低至低电源电压轨时的情形；以及 输出端，其被配置成:当所述输入电压大于所述第一电压阈值时提供第一指示，并且当所述输入电压小于所述第二电压阈值时提供第二指示。
2.根据权利要求1所述的比较装置，其中，所述比较电路包括: 第一比较器，其包括: 差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；并且 第二比较器输入端，其连接到 所述阈值电压电路的所述第一输出端； 第二比较器，其包括: 差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；以及 第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。
3.根据权利要求2所述的比较装置，其中，所述第一比较器和所述第二比较器具有折叠共射共基电路拓扑。
4.根据权利要求1-3中任一项所述的比较装置，包括逻辑电路，所述逻辑电路通信地连接到所述比较电路和所述输出端，其中，所述逻辑电路被配置成: 当所述输入电压大于所述第一电压阈值时，在所述输出端处提供第一逻辑状态作为所述第一指示； 当所述输入电压小于所述第二电压阈值时，在所述输出端处提供第二逻辑状态作为所述第二指示；并且 当所述比较电路的禁用输入端被激活时，保持所述输出端的逻辑状态。
5.根据权利要求4所述的比较装置，其中，所述逻辑电路包括锁存电路，所述锁存电路被配置成:当所述比较电路的所述禁用输入端被激活时，存储所述输出端的所述逻辑状态。
6.根据权利要求4所述的比较装置， 其中，所述比较电路包括第一比较器和第二比较器，每个比较器具有连接到所述逻辑电路的输出端， 其中，当所述比较电路的所述禁用输入端被激活时，所述第一比较器的所述输出端被禁用为第一二进制逻辑状态，并且所述第二比较器的所述输出端被禁用为第二二进制逻辑状态，并且其中，当所述第一比较器和所述第二比较器被禁用时，存储所述逻辑电路的所述输出端的所述逻辑状态。
7.根据权利要求5所述的比较装置， 其中，所述比较电路包括第一比较器和第二比较器，每个比较器具有连接到所述逻辑电路的输出端， 其中，当所述比较电路的所述禁用输入端被激活时，所述第一比较器的所述输出端被禁用为第一二进制逻辑状态，并且所述第二比较器的所述输出端被禁用为第二二进制逻辑状态，并且 其中，当所述第一比较器和所述第二比较器被禁用时，存储所述逻辑电路的所述输出端的所述逻辑状态。
8.根据权利要求4所述的比较装置，其中，所述逻辑电路包括上电复位输入端，并且其中，当所述上电复位输入端被激活时，所述逻辑电路的所述输出端被设置成规定的逻辑状态。
9.根据权利要求5所述的比较装置，其中，所述逻辑电路包括上电复位输入端，并且其中，当所述上电复位输入端被激活时，所述逻辑电路的所述输出端被设置成规定的逻辑状态。
10.根据权利要求6所述的比较装置，其中，所述逻辑电路包括上电复位输入端，并且其中，当所述上电复位输入端被激活时，所述逻辑电路的所述输出端被设置成规定的逻辑状态。
11.根据权利要求7所述的比较装置，其中，所述逻辑电路包括上电复位输入端，并且其中，当所述上电复位输入端 被激活时，所述逻辑电路的所述输出端被设置成规定的逻辑状态。
12.—种比较装置，包括: 电容器； 阈值电压电路，其被配置成在所述阈值电压电路的第一输出端处提供可调节的第一阈值电压，并且在所述阈值电压电路的第二输出端处提供可调节的第二阈值电压，其中，所述第二阈值电压小于所述第一阈值电压； 比较电路，其通信地连接到所述电容器和所述阈值电压电路，其中，所述比较电路被配置成: 确定所述电容器的电压何时大于所述第一电压阈值，包括当所述第一电压阈值被调节成大体上达到高电源电压轨时的情形；并且 确定所述电容器的电压何时小于所述第二电压阈值，包括当所述第二电压阈值被调节成大体上低至低电源电压轨时的情形；以及 输出端，其被配置成:当所述电容器的电压大于所述第一电压阈值时提供第一指示，并且当所述电容器的电压小于所述第二电压阈值时提供第二指示。
13.根据权利要求12所述的比较装置，包括逻辑电路，所述逻辑电路通信地连接到所述比较电路和所述输出端，其中，所述逻辑电路被配置成: 当所述电容器的电压大于所述第一电压阈值时，在所述输出端处提供第一逻辑状态作为所述第一指示；以及当所述电容器的电压小于所述第二电压阈值时，在所述输出端处提供第二逻辑状态作为所述第二指示。
14.根据权利要求13所述的比较装置，包括: 电容器充电电路，其通信地连接到所述逻辑电路， 其中，所述电容器充电电路被配置成:当所述输出端转换为所述第二逻辑状态时，开始所述电容器的充电，并且当所述输出端转换为所述第一逻辑状态时，禁用所述电容器的充电。
15.根据权利要求13和14中任一项所述的比较装置，其中，所述逻辑电路包括锁存电路，所述锁存电路用于在所述比较器电路的禁用输入端被激活时存储所述输出端的逻辑状态。
16.根据权利要求15所述的比较装置，其中，所述逻辑电路包括上电复位输入端，并且其中，当所述上电复位输入端被激活时，所述锁存电路的输出端被设置成规定的逻辑状态。
17.根据权利要求15所述的比较装置， 其中，所述比较电路包括第一比较器和第二比较器，每个比较器具有连接到所述逻辑电路的输出端， 其中，当所述比较电路的所述禁用输入端被激活时，所述第一比较器的所述输出端被禁用为第一二进制逻辑状态，并且所述第二比较器的所述输出端被禁用为不同于所述第一二进制逻辑状态的第二二进制逻辑状态，并且 其中，当所述第一比较器和所 述第二比较器被禁用时，所述锁存电路存储所述逻辑电路的所述输出端的所述逻辑状态。
18.根据权利要求16所述的比较装置， 其中，所述比较电路包括第一比较器和第二比较器，每个比较器具有连接到所述逻辑电路的输出端， 其中，当所述比较电路的所述禁用输入端被激活时，所述第一比较器的所述输出端被禁用为第一二进制逻辑状态，并且所述第二比较器的所述输出端被禁用为不同于所述第一二进制逻辑状态的第二二进制逻辑状态，并且 其中，当所述第一比较器和所述第二比较器被禁用时，所述锁存电路存储所述逻辑电路的所述输出端的所述逻辑状态。
19.根据权利要求12-14中任一项所述的比较装置，其中，所述比较电路包括: 第一比较器，其包括: 差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；并且 第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端； 第二比较器，其包括: 差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；以及 第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。
20.根据权利要求15所述的比较装置，其中，所述比较电路包括: 第一比较器，其包括:差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；并且 第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端； 第二比较器，其包括: 差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；以及 第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。
21.根据权利要求16所述的比较装置，其中，所述比较电路包括: 第一比较器，其包括: 差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；并且 第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端；第二比较器，其包括: 差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对； 第一比较器输入端，其连接到 所述装置的输入端；以及 第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。
22.根据权利要求17所述的比较装置，其中，所述比较电路包括:第一比较器，其包括: 差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；并且 第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端；第二比较器，其包括: 差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；以及 第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。
23.根据权利要求18所述的比较装置，其中，所述比较电路包括:第一比较器，其包括: 差分放大器，其具有N型金属氧化物半导体(NMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；并且 第二比较器输入端，其连接到所述阈值电压电路的所述第一输出端；第二比较器，其包括: 差分放大器，其具有P型金属氧化物半导体(PMOS)差分晶体管对； 第一比较器输入端，其连接到所述装置的输入端；以及 第二比较器输入端，其连接到所述阈值电压电路的所述第二输出端。
专利摘要本实用新型提供了一种比较装置。一种装置包括接收电压的输入端、阈值电压电路、比较电路和输出端。阈值电压电路在第一输出端处提供可调节的第一阈值电压，并且在第二输出端处提供可调节的第二阈值电压。比较电路确定输入电压何时大于第一电压阈值，包括第一电压阈值被调节为大体上达到高电源电压轨时的情形，并且确定输入电压何时低于第二电压阈值，包括第二电压阈值被调节为大体上低至低电源电压轨时的情形。输出端在输入电压大于第一电压阈值时提供第一指示，并且在输入电压小于第二电压阈值时提供第二指示。
文档编号H03K5/22GK202978865SQ201220240448
公开日2013年6月5日 申请日期2012年5月25日 优先权日2011年5月31日
发明者T·戴格尔, J·L·斯图兹 申请人:快捷半导体(苏州)有限公司, 快捷半导体公司