专利名称：一种片内rc 振荡器的制作方法
技术领域：
—种片内RC振荡器技术领域[0001]本实用新型涉及CMOS集成电路设计，具体涉及一种片内超低功耗RC振荡器。
背景技术：
[0002]RC振荡器是目前模拟集成电路中经常使用到的模块，在低功耗应用中通常作为低频低功耗时钟源。随着技术的进步，在消费电子领域中对芯片的性能要求越来越高，对于RC 振荡器来说，不仅要降低成本和功耗，同时对电压和温度的适应性上的要求也愈加严格。实用新型内容[0003]本实用新型所要解决的问题是提供一种结构简单的超低功耗RC振荡器，并减小输出频率受温度和电源电压的影响，进而产生较为精准的振荡频率。[0004]本实用新型是通过下述技术方案来实现的。[0005]本实用新型所涉及的一种片内超低功耗RC振荡器，包括依次相连的偏置电流产生模块，RC振荡模块和波形整形模块。所述偏置电流产生模块，通过自举的方式产生一个与 NMOS晶体管阈值电压、电阻R相关的偏置电流；所述RC振荡模块，产生周期锯齿波和周期性脉冲，且周期性锯齿波的翻转电压与偏置电流产生模块提供的电流呈正比例相关特性； 所述波形整形模块对RC振荡模块产生的周期性脉冲进行整形,并生成50%占空比的时钟信号。[0006]进一步的，所述偏置电流产生模块包括第一 PMOS晶体管MP1、第二 PMOS晶体管 MP2、第一 NMOS晶体管MNl、第二 NMOS晶体管MN2、第三NMOS晶体管MN3和电阻R。[0007]所述第一 PMOS晶体管MPl，其源级接电源VDD，栅极接结点net7，漏级接第一 NMOS 晶体管丽I的漏级、第二 NMOS晶体管丽2的源级和第三NMOS晶体管丽3的栅极；[0008]所述第二 PMOS晶体管MP2的源级接电源VDD，栅极和漏级一并接到第七结点 net7 ；[0009]所述第一 NMOS晶体管丽I的源级接地VSS，栅极接电阻R的A端，漏级接第三NMOS 晶体管丽3的栅极、第二 NMOS晶体管丽2的源级和第一 PMOS晶体管MPl的漏级；[0010]所述第二 NMOS晶体管MN2的漏级和栅极一并接到第七结点net7，第二 NMOS晶体管丽2的源级接到第一 PMOS晶体管MPl的漏级、第一 NMOS晶体管丽I的漏级和第三NMOS 晶体管丽3的栅极；[0011 ] 所述第三NMOS晶体管丽3的源级接电阻R的A端和第一 NMOS晶体管丽I的栅极， 第三NMOS晶体管MN3的漏级接第七结点net7，第三NMOS晶体管MN3的栅极接第一 PMOS晶体管MPl的漏级、第一 NMOS晶体管MNl的漏级和第二 NMOS晶体管MN2的源级。[0012] 进一步的，所述RC振荡模块包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第四NMOS晶体管MN4、第五NMOS晶体管丽5、第六NMOS晶体管MN6、第七NMOS晶体管丽7、第一电容C1和第二电容[0013]所述第三PMOS晶体管MP3的源级接电源VDD，栅极接第七结点net7，漏级接第五结点net5 ；[0014]所述第四PMOS晶体管MP4的源级接电源VDD，栅极接第七结点net7，漏级接第六 PMOS晶体管MP6的源级和第七PMOS晶体管MP7的源级；[0015]所述第五PMOS晶体管MP5的源级接电源VDD，栅极接第七结点net7，漏级接第六结点net6 ；[0016]所述第六PMOS晶体管MP6的栅极接第一结点netl，漏级接第三结点net3，第六 PMOS晶体管MP6的源级接第七PMOS晶体管MP7的源级和第四PMOS晶体管MP4的漏级；[0017]所述第七PMOS晶体管MP7的栅极接第二结点net2，漏级接第四结点net4，第七 PMOS晶体管MP7的源级接第六PMOS晶体管MP6的源级和第四PMOS晶体管MP4的漏级；[0018]所述第四NMOS晶体管MN4的源级接地VSS，栅极接第三结点net3，漏级接第五结点 net5 ；[0019]所述第五NMOS晶体管MN5的源级接地VSS，漏级接第三结点net3，栅极接第一结点 netl ；[0020]所述第六NMOS晶体管MN6的源级接地VSS，漏级接第四结点net4，栅极接第二结点 net2 ；[0021]所述第七NMOS晶体管丽7的源级接地VSS，栅极接结点net4，漏级接第六结点 net6 ；[0022]所述第一电容C1的正极板接第三结点net3，负极板接地VSS ；[0023]所述第二电容C2的正极板接第四结点net4，负极板接地VSS。[0024]进一步的，所述波形整形模块包括第一与非门nandl、第二与非门nand2、第一反相器invl、第二反相器inv2和第三反相器inv3 ；[0025]所述第五结点net5接第一与非门nandl的A输入端,所述第六结点net6接第二与非门nand2的B输入端；[0026]所述第二与非门nand2的输出Y接第一与非门nandl的B输入端和第三反相器 inv3的输入端,第一与非门的nandl输出Y接第二与非门的nand2的A输入端和第一反相器invl的输入端；[0027]第一反相器invl的输出端通过第二结点net2接第二反相器inv2，第二反相器 inv2通过第一结点netl输出；[0028]所述第三反相器inv3通过LCK节点输出RC振荡器的输出VOUT方波信号。[0029]本实用新型的有益效果为电路结构简单、所用器件少、功耗极低、精度高、输出频率受电源和温度影响小、初始频率易调节。
[0030]图I为片内超低功耗RC振荡器的电路原理图；[0031]图2为片内超低功耗RC振荡器内部各结点电压的波形图。
具体实施方式
[0032]如图I所示，为本发明电路的具体连接方式，该片内RC振荡器，包括依次相连的偏置电流产生模块10，RC振荡模块20和波形整形模块30，下面分别描述三个模块的结构连接关系。[0033]偏置电流产生模块10包括第一 PMOS晶体管MP1、第二 PMOS晶体管MP2、第一 NMOS晶体管MNl、第二 NMOS晶体管MN2、第三NMOS晶体管MN3和电阻R ；[0034]第一 PMOS晶体管MPl的栅极、第二 PMOS晶体管MP2的栅极和漏级、第二 NMOS晶体管丽2的漏级和栅极、它们共同定义了第七结点net7。第一 PMOS晶体管MPl的源级接电源VDD，第一 PMOS晶体管MPl的栅极接结点net7，第一 PMOS晶体管MPl的漏级接第一 NMOS 晶体管MNl的漏级、第二 NMOS晶体管MN2的源级和第三NMOS晶体管MN3的栅极；[0035]第二 PMOS晶体管MP2的源级接电源VDD，第二 PMOS晶体管MP2的栅极和漏级一并接到第七结点net7 ；[0036]第一 NMOS晶体管丽I的源级接地VSS，第一 NMOS晶体管丽I的栅极接电阻R的A 端，第一 NMOS晶体管丽I的漏级接第三NMOS晶体管丽3的栅极、第二 NMOS晶体管丽2的源级和第一 PMOS晶体管MPl的漏级；[0037]第二 NMOS晶体管MN2的漏级和栅极一并接到第七结点net7，第二 NMOS晶体管MN2 的源级接到第一 PMOS晶体管MPl的漏级、第一 NMOS晶体管MNl的漏级和第三NMOS晶体管丽3的栅极；[0038]第三NMOS晶体管丽3的源级接电阻R的A端和第一 NMOS晶体管丽I的栅极，第三NMOS晶体管MN3的漏级接第七结点net7，第三NMOS晶体管MN3的栅极接第一 PMOS晶体管MPl的漏级、第一 NMOS晶体管MNl的漏级和第二 NMOS晶体管MN2的源级。[0039]偏置电流产生模块，通过其中的第一 NMOS晶体管(丽I)的栅源电压和电阻(R)以自举的方式产生一个偏置电流ia。[0040]RC振荡模块20包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第四NMOS晶体管MN4、第五NMOS晶体管丽5、第六NMOS晶体管MN6、第七NMOS晶体管丽7、第一电容C1和第二电容C2 ；[0041]第三PMOS晶体管MP3的漏级和第四NMOS晶体管MN4的漏级共同定义了第五结点net5。第五PMOS晶体管MP5的漏级和第七NMOS晶体管丽7的漏级共同定义了第六结点net6。第六PMOS晶体管MP6的栅极和第五NMOS晶体管丽5的栅极共同定义了第一结点netl。第七PMOS晶体管MP7的栅极和第六NMOS晶体管MN6的栅极共同定义了第二结点 net2。第六PMOS晶体管MP6的漏级、第五NMOS晶体管MN5的漏级、第四NMOS晶体管MN4的栅极、第一电容C1的正极板共同定义了结点net3。第七PMOS晶体管MP7的漏级、第六NMOS 晶体管MN6的漏级、第七NMOS晶体管丽7的栅极、第二电容C2的正极板共同定义了第四结n θ 4 ο[0042]第三PMOS晶体管MP3的源级接电源VDD，栅极接第七结点net7，漏级接第五结点 net5 ；[0043]第四PMOS晶体管MP4的源级接电源VDD，第四PMOS晶体管MP4的栅极接第七结点 net7，第四PMOS晶体管MP4的漏级接第六PMOS晶体管MP6的源级和第七PMOS晶体管MP7 的源级；[0044]第五PMOS晶体管MP5的源级接电源VDD，第五PMOS晶体管MP5的栅极接第七结点 net7，第五PMOS晶体管MP5的漏级接第六结点net6 ；[0045]第六PMOS晶体管MP6的栅极接第一结点netl，第六PMOS晶体管MP6的漏级接第三结点net3，第六PMOS晶体管MP6的源级接第七PMOS晶体管(MP7)的源级和第四PMOS晶体管MP4的漏级；[0046]第七PMOS晶体管MP7的栅极接第二结点net2，第七PMOS晶体管MP7的漏级接第四结点net4，第七PMOS晶体管MP7的源级接第六PMOS晶体管MP6的源级和第四PMOS晶体管MP4的漏级；[0047]第四NMOS晶体管MN4的源级接地VSS，第四NMOS晶体管MN4的栅极接第三结点 net3，第四NMOS晶体管MN4的漏级接第五结点net5 ；[0048]第五NMOS晶体管丽5的源级接地VSS，第五NMOS晶体管丽5的漏级接第三结点 net3，第五NMOS晶体管丽5的栅极接第一结点netl ；[0049]第六NMOS晶体管MN6的源级接地VSS，第六NMOS晶体管MN6的漏级接第四结点 net4，第六NMOS晶体管MN6的栅极接第二结点net2 ；[0050]第七NMOS晶体管丽7的源级接地VSS，第七NMOS晶体管丽7的栅极接结点net4， 第七NMOS晶体管丽7的漏级接第六结点net6 ；[0051]第一电容C1的正极板接第三结点net3，负极板接地VSS ;所述第二电容C2的正极板接第四结点net4,负极板接地VSS。[0052]RC振荡模块在第三结点net3和第四结点net4处产生周期性锯齿波，在第五结点 net5和第六net6处产生周期性脉冲。[0053]波形整形模块30包括第一与非门nandl、第二与非门nand2、第一反相器invl、 第二反相器inv2和第三反相器inv3 ；[0054]第五结点net5接第一与非门nandl的A输入端,所述第六结点net6接第二与非门nand2的B输入端；[0055]第二与非门nand2的输出Y接第一与非门nandl的B输入端和第三反相器inv3的输入端,第一与非门的nandl输出Y接第二与非门的nand2的A输入端和第一反相器invl 的输入端；[0056]第一反相器invl的输出端通过第二结点net2接第二反相器inv2，第二反相器 inv2通过第一结点netl输出；[0057]第三反相器inv3通过LCK节点输出RC振荡器的输出VOUT方波信号。[0058]第三反相器inv3的输出定义了 RC振荡器的输出V0UT。波形整形模块，将第五结点net5和第六结点net6处产生周期性脉冲，转换为展空比为50%的方波信号。[0059]以下将具体描述电路的工作原理。[0060]偏置电流产生模块10的第一 NMOS晶体管丽I和电阻R通过自举的方式产生一个偏置电流ia，这种结构又被称为自举电流基准。ia的大小与第一 NMOS晶体管MNl的阈值电压Vthmi和电阻R有关，ia的电流表达式为[0061]4 = VgSiINl ‘， R[0062]因为第一 NMOS晶体管丽I流过的电流极小，所以可以认为第一 NMOS晶体管丽I 的栅源电压Vgswi近似等于其阈值电压Vthmi，则[0063]Vgsimi Vthimi[0064]ia的电流表达式可修正为
权利要求1.一种片内RC振荡器,其特征在于包括依次相连的偏置电流产生模块(10),RC振荡模块(20 )和波形整形模块(30 )。
2.根据权利要求I所述的一种片内RC振荡器，其特征在于所述偏置电流产生模块 (10)包括第一 PMOS晶体管(MPl)、第二 PMOS晶体管(MP2)、第一 NMOS晶体管(MNl)、第二 NMOS晶体管(MN2)、第三NMOS晶体管(MN3)和电阻(R)；所述第一 PMOS晶体管(MPl )，其源级接电源(VDD)，栅极接结点net7，漏级接第一 NMOS 晶体管(丽I)的漏级、第二 NMOS晶体管(丽2)的源级和第三NMOS晶体管(丽3)的栅极；所述第二 PMOS晶体管(MP2)的源级接电源(VDD)，栅极和漏级一并接到第七结点 net7 ；所述第一 NMOS晶体管(丽I)的源级接地(VSS)，栅极接电阻(R)的A端，漏级接第三 NMOS晶体管(丽3)的栅极、第二 NMOS晶体管(丽2)的源级和第一 PMOS晶体管(MPl)的漏级；所述第二 NMOS晶体管(MN2)的漏级和栅极一并接到第七结点net7，第二 NMOS晶体管 (丽2)的源级接到第一 PMOS晶体管(MPl)的漏级、第一 NMOS晶体管(丽I)的漏级和第三 NMOS晶体管(MN3)的栅极；所述第三NMOS晶体管(丽3)的源级接电阻(R)的A端和第一 NMOS晶体管(丽I)的栅极，第三NMOS晶体管(MN3)的漏级接第七结点net7，第三NMOS晶体管(MN3)的栅极接第一 PMOS晶体管(MPl)的漏级、第一 NMOS晶体管(丽I)的漏级和第二 NMOS晶体管(丽2)的源级。
3.根据权利要求I所述的一种片内RC振荡器，其特征在于所述RC振荡模块(20)包括第三PMOS晶体管(MP3)、第四PMOS晶体管(MP4)、第五PMOS晶体管(MP5)、第六PMOS晶体管(MP6)、第七PMOS晶体管(MP7)、第四NMOS晶体管(MN4)、第五NMOS晶体管(MN5)、第六 NMOS晶体管(MN6)、第七NMOS晶体管(MN7)、第一电容(C1)和第二电容(C2)；所述第三PMOS晶体管(MP3)的源级接电源(VDD)，栅极接第七结点net7，漏级接第五结点 net5 ；所述第四PMOS晶体管(MP4)的源级接电源(VDD)，栅极接第七结点net7，漏级接第六 PMOS晶体管(MP6)的源级和第七PMOS晶体管(MP7)的源级；所述第五PMOS晶体管(MP5)的源级接电源(VDD)，栅极接第七结点net7，漏级接第六结点 net6 ；所述第六PMOS晶体管(MP6)的栅极接第一结点netl，漏级接第三结点net3，第六PMOS 晶体管(MP6)的源级接第七PMOS晶体管(MP7)的源级和第四PMOS晶体管(MP4)的漏级；所述第七PMOS晶体管(MP7)的栅极接第二结点net2，漏级接第四结点net4，第七PMOS 晶体管(MP7)的源级接第六PMOS晶体管(MP6)的源级和第四PMOS晶体管(MP4)的漏级；所述第四NMOS晶体管(MN4)的源级接地(VSS)，栅极接第三结点net3，漏级接第五结点 net5 ；所述第五NMOS晶体管(丽5)的源级接地(VSS)，漏级接第三结点net3，栅极接第一结点 netl ；所述第六NMOS晶体管(MN6 )的源级接地(VSS )，漏级接第四结点net4，栅极接第二结点 net2 ；所述第七NMOS晶体管(丽7)的源级接地(VSS)，栅极接结点net4，漏级接第六结点 net6 ；所述第一电容(C1)的正极板接第三结点net3，负极板接地(VSS)；所述第二电容(C2)的正极板接第四结点net4，负极板接地(VSS)。
4.根据权利要求I所述的一种片内RC振荡器，其特征在于所述波形整形模块(30)包括第一与非门(nandl)、第二与非门(]^11(12)、第一反相器(;[1^1)、第二反相器(;[1^2)和第三反相器(inv3)；所述第五结点net5接第一与非门(nandl)的A输入端,所述第六结点net6接第二与非门(nand2)的B输入端；所述第二与非门(nand2)的输出Y接第一与非门(nandl)的B输入端和第三反相器 (inv3)的输入端,第一与非门的(nandl)输出Y接第二与非门的(nand2)的A输入端和第一反相器(invl)的输入端；第一反相器(invl)的输出端通过第二结点net2接第二反相器(inv2)，第二反相器 (inv2)通过第一结点netl输出；所述第三反相器(inv3)通过LCK节点输出RC振荡器的输出VOUT方波信号。
专利摘要本实用新型公开了一种片内超低功耗RC振荡器，包括偏置电流产生模块，RC振荡模块，波形整形模块。RC振荡模块中的翻转电压与偏置电流呈正比例相关特性，这使得RC振荡器频率仅与电阻R和电容C有关，通过选取合适类型的电阻R，可获得较好的温度系数。由工艺造成的初始频率偏差，对电阻R进行修调即可校准至设计值。对于500k以下的输出频率而言，振荡器功耗可以控制在2uA以内，如若使用适当类型的电阻R，电源电压和温度造成的频率偏移可控制在±2%以内。本实用新型所涉及的RC振荡器结构简单、精度高、功耗极低、且初始频率易于调节。
文档编号H03K3/011GK202750055SQ201220284000
公开日2013年2月20日 申请日期2012年6月15日 优先权日2012年6月15日
发明者孙黎斌, 李宗雨, 周文益, 赵国良, 罗阳, 吕海凤 申请人:西安华迅微电子有限公司