专利名称：数模转换器的制作方法
技术领域：
本实用新型涉及微电子领域，尤其涉及一种数模转换器。
背景技术：
数模转换器把数字输入信号转换成模拟信号输出。如图I所示，为现有技术中数模转换器的结构示意图，数模转换器包括输入寄存器11和数模转换模块12，其中，输入寄存器11通常可以通过D触发器来实现。数模转换器的工作原理如下n位数字输入信号首先被输入寄存器11锁存下来，采样后的η位数字信号在数模转换模块12中一起进行数模转换。在数模转换器中，很多情况会导致在模拟输出信号中存在毛刺(Glitch)。例如 采样后的η位数字信号的延时不同会导致在模拟输出信号中存在比较大的毛刺；模拟电路中存在寄生电容，导致输入数据变化时产生毛刺，尤其当输入信号从01111111变化到1000000时；时钟馈通会引起总谐波失真，反映在电路的输出波形上同样是造成毛刺的存在。毛刺通常会引起输出信号谐波性能的下降，在一些控制环路中，毛刺的存在可能会引起环路的震荡，毛刺是影响数模转换器工作精度的主要制约因素，因此在电路设计中需要尽量减小毛刺。衡量毛刺优劣的主要指标是毛刺的能量，毛刺的能量不仅与毛刺的大小有关，还与持续时间有关，毛刺的能量可以直观地看作是毛刺所包围的面积。如图2所示，为现有技术中常见的两种类型的毛刺示意图，阴影区表示毛刺，Α1、Α2、Α3为阴影区的面积，类型(a)的毛刺能量为A2-A1，类型(b)的毛刺能量为A3，尽管类型(a)中毛刺能量为上下阴影区面积相减，然而仍然会恶化输出信号的谐波性能，因此仍然需要减小Al和A2各自的面积。现有技术中，通常针对毛刺产生的原因，通过提高电路的性能来减小毛刺。例如做好电路匹配，尽量减小数字信号处理之间的延时区别；减小模拟电路中的寄生电容；减小时钟电路对于输出的馈通。但是，这些方法无法有效地从根本上解决问题。
实用新型内容本实用新型提供一种数模转换器，用以实现简单有效地减小数模转换器输出的模拟电压信号中的毛刺。本实用新型提供一种数模转换器，包括输入寄存器，用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出所述数字信号；第一数模转换模块，用于对所述输入寄存器输出的数字信号进行模数转换，输出模拟电压信号；还包括第一开关，一端与所述第一数模转换模块的输出端连接，另一端作为所述数模转换器的输出端；[0011]脉冲发生器，用于在所述时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号，所述脉冲信号用于控制所述第一开关的开关和闭合；其中，所述脉冲发生器输出所述脉冲信号的时刻相对于所述时钟信号的有效边沿的延时小于或等于所述数模转换模块输出所述模拟电压信号的时刻相对于所述时钟信号的有效边沿的延时。本实用新型还提供一种数模转换器，包括输入寄存器，用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出所述数字信号； 第二数模转换模块，用于对所述输入寄存器输出的数字信号进行模数转换，输出模拟电流信号；还包括第一开关，一端与所述第二数模转换模块的输出端连接，另一端作为所述数模转换器的输出端；第一电阻，一端与所述数模转换器的输出端连接，另一端与公共地端连接；第二开关，一端与所述第二数模转换模块的输出端连接；第二电阻，一端与所述第二开关的另一端连接，另一端与所述公共地端连接；脉冲发生器，用于在所述时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号；其中，所述脉冲发生器输出所述脉冲信号的时刻相对于所述时钟信号的有效边沿的延时小于或等于所述数模转换模块输出所述模拟电流信号的时刻相对于所述时钟信号的有效边沿的延时；反相器，与所述脉冲发生器的输出端连接，用于对所述脉冲信号取反；其中，所述脉冲信号用于控制所述第一开关的开关和闭合，取反后的脉冲信号用于控制所述第二开关的开关和闭合。在本实用新型中，当第一模拟数模转换模块或第二数模转换模块输出的模拟信号处于初始建立过程时，该模拟信号中会有较大的毛刺，第一开关断开从而阻值该毛刺输出到数模转换器的输出端，等待脉冲宽度时间后，第一模拟数模转换模块或第二数模转换模块输出的的模拟信号逐渐建立起来，此时，该模拟信号中的毛刺已经很小或消失，然后第一开关Kl闭合，该模拟信号输出给数模转换器的输出端，因此数模转换器的输出端的模拟信号中的毛刺也已经很小或消失，从而大大减小了数模转换器输出的模拟信号中的毛刺。
图I为现有技术中数模转换器的结构示意图；图2为现有技术中常见的两种类型的毛刺示意图；图3为本实用新型数模转换器第一实施例的结构示意图；图4为本实用新型数模转换器第一实施例中图3所示结构示意图中各个节点电压的波形示意图；图5为本实用新型数模转换器第二实施例的结构示意图。
具体实施方式
下面结合说明书附图和具体实施方式
对本实用新型作进一步的描述。[0030]如图3所示，为本实用新型数模转换器第一实施例的结构示意图，该数模转换器可以包括输入寄存器11、第一数模转换模块121、第一开关Kl和脉冲发生器13。第一数模转换模块121与输入寄存器11连接；第一开关Kl的一端与第一数模转换模块121的输出端连接，另一端作为数模转换器的输出端out ;脉冲发生器13与第一开关Kl连接。可选地,输入寄存器11、第一数模转换模块121、第一开关Kl和脉冲发生器13集成在单个的集成电路中。该集成电路可以采用互补金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor Transistor,简称CM0S)工艺、BiCMOS 工艺或任何其他想要采用的工艺或工艺的组合来制造。其中，输入寄存器11用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出数字信号；优选地，输入寄存器11采用D触发器实现，需要说明的是，输入寄存器11并不限于D触发器，任何可以实现锁存功能的器件都可以。第一数模转换模块121用于对输入寄存器输出的数字信号进行数模转换，输出模拟电压信号。脉冲发生器13用于在时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号swctrl,脉冲信号swctrl用于控制第一·开关Kl的开关和闭合；其中，脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时小于或等于第一数模转换模块121输出模拟电压信号的时刻相对于时钟信号的有效边沿的延时；具体地，脉冲信号swctrl用于控制第一开关Kl在脉冲信号swctrl发生时断开，在脉冲信号swctrl结束时闭合。在本实施例中，脉冲信号swctrl的时间宽度小于时钟信号的周期，在实际电路中可以根据实际的毛刺持续时间以及电路的毛刺指标决定，从而可以从最大程度上减小毛刺的能量。下面详细介绍本实施例的工作过程，假设时钟信号的有效边沿为上升沿，脉冲信号swctrl为低电平脉冲。输入寄存器11对输入的数字信号进行锁存，在时钟信号的上升沿，输出数字信号；第一数模转换模块121对输入寄存器输出的数字信号进行数模转换，输出模拟电压信号；脉冲发生器13在时钟信号的上升沿，生成一个预定时间宽度的脉冲信号swctrl，换句话说，脉冲发生器13把每个时钟信号的上升沿转换成一低电平脉冲，脉冲时间宽度固定。需要说明的是，脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时小于或等于第一数模转换模块121输出模拟电压信号的时刻相对于时钟信号的有效边沿的延时，优选地，脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时等于第一数模转换模块121输出模拟电压信号的时刻相对于时钟信号的有效边沿的延时。第一数模转换模块121的输出端连接第一开关K1，第一开关Kl的断开与闭合受脉冲信号swctrl控制脉冲信号swctrl为低电平时,第一开关Kl断开,脉冲信号swctrl为高电平时，第一开关Kl闭合。第一数模转换模块121的输出端NI节点在时钟信号的上升沿输出新的模拟电压信号，这样，当时钟信号上升沿到来时，NI节点开始输出新的模拟电压信号，此时，脉冲信号swctrl输出低电平脉冲，第一开关Kl断开，数模转换器的输出端out暂时与NI节点分开，等待脉冲宽度时间后第一开关Kl闭合，NI节点的模拟电压信号才最终输出给输出端out。如图4所示，为本实用新型数模转换器第一实施例中图3所示结构示意图中各个节点电压的波形示意图，其中Ts为脉冲信号swctrl的时间宽度，在图4所示示意图中，脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时等于第一数模转换模块121输出模拟电压信号的时刻相对于时钟信号的有效边沿的延时,在第一开关Kl断开的这段时间内，NI节点的模拟电压信号处于初始建立过程，该模拟电压信号中会有较大的毛刺，但是由于第一开关Kl是断开的，因此该毛刺不会输出到数模转换器的输出端out，等待脉冲宽度时间后，NI节点的模拟电压信号逐渐建立起来，此时，NI节点的模拟电压信号中的毛刺已经很小或消失，然后第一开关Kl闭合，NI节点的模拟电压信号输出给输出端out，因此数模转换器的输出端out的模拟电压信号中的毛刺也已经很小或消失，从而大大减小了数模转换器输出的模拟电压信号中的毛刺。在第一开关Kl断开的这段时间内，由于输出端out存在寄生电容，输出端out的模拟电压信号并不会发生大的变化，基本保持不变。如图5所示，为本实用新型数模转换器第二实施例的结构示意图，该数模转换器 可以包括输入寄存器11、第二数模转换模块122、第一开关K1、第一电阻R1、第二开关K2、第二电阻R2、脉冲发生器13和反相器14。第一数模转换模块121与输入寄存器11连接；第一开关Kl的一端与第二数模转换模块12的输出端连接，另一端作为数模转换器的输出端out ;第一电阻Rl的一端与第一开关Kl的另一端连接，另一端与公共地端连接；第二开关K2的一端与第二数模转换模块122的输出端连接；第二电阻R2的一端与第二数模转换模块122的输出端连接，另一端与公共地端连接；反相器14与脉冲发生器13的输出端连接。输入寄存器11用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出数字信号，优选地，输入寄存器11采用D触发器实现，需要说明的是，输入寄存器11并不限于D触发器，任何可以实现锁存功能的器件都可以。第二数模转换模块122用于对输入寄存器输出的数字信号进行数模转换，输出模拟电流信号；脉冲发生器13用于在时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号swctrl,脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时小于或等于第二数模转换模块12数模模拟电流信号的时刻相对于时钟信号的有效边沿的延时。反相器14用于对脉冲信号swctrl取反，输出取反后的脉冲信号swctrl-rev。其中,脉冲信号swctrl用于控制第一开关Kl的断开与闭合,取反后的脉冲信号swctrl-rev用于控制第二开关K2的断开与闭合。具体地，脉冲信号swctrl用于控制第一开关Kl在脉冲信号swctrl发生时断开,在脉冲信号swctrl结束时闭合；取反后的脉冲信号swctrl-rev用于控制第二开关K2在脉冲信号swctrl发生时闭合,在脉冲信号swctrl结束时断开。在本实施例中，脉冲信号swctrl的时间宽度小于时钟信号的周期，在实际电路中可以根据实际的毛刺持续时间决定，从而可以从最大程度上减小毛刺的能量。可选地，输入寄存器11、第二数模转换模块122、第一开关K1、第二开关K2、第一电阻R1、第二电阻R2、脉冲发生器13和反相器14集成在单个的集成电路中。该集成电路可以采用CMOS工艺、BiCMOS工艺或任何其他想要采用的工艺或工艺的组合来制造。下面详细介绍本实施例的工作过程，假设时钟信号的有效边沿为上升沿，脉冲信号swctrl为低电平脉冲。输入寄存器11对输入的数字信号进行锁存，在时钟信号的上升沿，输出数字信号；第二数模转换模块122对输入寄存器输出的数字信号进行数模转换，输出模拟电流信号；脉冲发生器13在时钟信号的上升沿，生成一个预定时间宽度的脉冲信号swctrl，换句话说，脉冲发生器13把每个时钟信号的上升沿转换成一低电平脉冲，脉冲时间宽度固定。需要说明的是，脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时小于或等于第二数模转换模块122输出模拟电流信号的时刻相对于时钟信号的有效边沿的延时，优选地，脉冲发生器13输出脉冲信号的时刻相对于时钟信号的有效边沿的延时等于第二数模转换模块122输出模拟电流信号的时刻相对于时钟信号的有效边沿的延时。第二数模转换模块122的输出端连接第一开关Kl和第二开关K2，第一开关Kl和第二开关K2的断开与闭合受脉冲信号swctrl控制脉冲信号swctrl为低电平时，第一开关Kl断开，第二开关K2闭合，脉冲信号swctrl为高电平时，第一开关Kl闭合，第二开关K2断开。第二数模转换模块122的输出端N2节点在时钟信号的上升沿输出新的模拟电流信号，这样，当时钟信号上升沿到来时，NI节点开始输出新的模拟电流信号，此时，脉冲信号swctrl输出低电平脉冲,第一开关Kl断开,第二开关K2闭合,NI节点输出的模拟电流信号经第二开关K2和第二电阻R2流向公共地端，数模转换器的输出端out暂时与N2节点分开，等待脉冲宽度时间后第一开关Kl闭合，第二开关K2断开，N2节点的模拟电流信号经第一开关Kl和第一电阻Rl流向公共地端，此时，N2节点的模拟电压才最终输出给输出端out。在图5所示结构示意图中，在第一开关Kl断开的这段时间内，N2节点的模拟电流信号处于建立过程，N2节点的模拟电流信号中会存在较大毛刺，由于第一开关Kl是断开的同时第二开关K2是闭合的，因此该毛刺会经第二开关K2和第二电阻R2流向公共地端，而·不会输出到数模转换器的输出端out，等待固定时间后，第一开关Kl闭合同时第二开关K2断开，N2节点的模拟电流信号逐渐建立起来，此时，N2节点的模拟电流信号中的毛刺已经很小或消失，由于第一开关Kl是闭合的而第二开关K2是断开的，因此，该模拟电流信号经第一开关Kl和第一电阻Rl流向公共地端，导致数模转换器的输出端out输出的模拟电压信号中的毛刺也已经很小或消失，从而大大减小了数模转换器输出的模拟电压信号中的毛刺。在第一开关Kl断开的这段时间内，由于输出端out存在寄生电容，输出端out的模拟电压信号并不会发生大的变化，基本保持不变。最后应说明的是以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围。
权利要求1.一种数模转换器，包括 输入寄存器，用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出所述数字信号; 第一数模转换模块，用于对所述输入寄存器输出的数字信号进行模数转换，输出模拟电压信号； 其特征在于，还包括 第一开关，一端与所述第一数模转换模块的输出端连接，另一端作为所述数模转换器的输出端； 脉冲发生器，用于在所述时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号，所述脉冲信号用于控制所述第一开关的开关和闭合；其中，所述脉冲发生器输出所述脉冲信号的时刻相对于所述时钟信号的有效边沿的延时小于或等于所述数模转换模块输出所述模拟电压信号的时刻相对于所述时钟信号的有效边沿的延时。
2.根据权利要求I所述的数模转换器，其特征在于，所述输入寄存器、所述第一数模转换模块、所述第一开关和所述脉冲发生器集成在单个的集成电路中。
3.根据权利要求2所述的数模转换器，其特征在于，所述集成电路采用互补金属氧化物半导体工艺制造。
4.根据权利要求I所述的数模转换器，其特征在于，所述第一开关在所述脉冲信号发生时断开，在所述脉冲信号结束时闭合。
5.根据权利要求I所述的数模转换器，其特征在于，所述输入寄存器为D触发器。
6.一种数模转换器，包括 输入寄存器，用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出所述数字信号; 第二数模转换模块，用于对所述输入寄存器输出的数字信号进行模数转换，输出模拟电流信号； 其特征在于，还包括 第一开关，一端与所述第二数模转换模块的输出端连接，另一端作为所述数模转换器的输出端； 第一电阻，一端与所述数模转换器的输出端连接，另一端与公共地端连接； 第二开关，一端与所述第二数模转换模块的输出端连接； 第二电阻，一端与所述第二开关的另一端连接，另一端与所述公共地端连接； 脉冲发生器，用于在所述时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号；其中，所述脉冲发生器输出所述脉冲信号的时刻相对于所述时钟信号的有效边沿的延时小于或等于所述数模转换模块输出所述模拟电流信号的时刻相对于所述时钟信号的有效边沿的延时； 反相器，与所述脉冲发生器的输出端连接，用于对所述脉冲信号取反； 其中，所述脉冲信号用于控制所述第一开关的开关和闭合，取反后的脉冲信号用于控制所述第二开关的开关和闭合。
7.根据权利要求6所述的数模转换器，其特征在于，所述输入寄存器、所述第二数模转换模块、所述第一开关、所述第二开关、所述第一电阻、所述第二电阻、所述脉冲发生器所述反相器集成在单个的集成电路中。
8.根据权利要求7所述的数模转换器，其特征在于，所述集成电路采用互补金属氧化物半导体工艺制造。
9.根据权利要求6所述的数模转换器，其特征在于，所述第一开关在所述脉冲信号发生时断开，在所述脉冲信号结束时闭合； 所述第二开关在所述脉冲信号发生时闭合，在所述脉冲信号结束时断开。
10.根据权利要求6所述的数模转换器，其特征在于，所述输入寄存器为D触发器。
专利摘要本实用新型涉及一种数模转换器。其中一种数模转换器包括输入寄存器，用于对输入的数字信号进行锁存，在时钟信号的有效边沿，输出数字信号；第一数模转换模块，用于对输入寄存器输出的数字信号进行模数转换，输出模拟电压信号；第一开关，一端与第一数模转换模块的输出端连接，另一端作为数模转换器的输出端；脉冲发生器，用于在时钟信号的有效边沿，生成一个预定时间宽度的脉冲信号，脉冲信号用于控制第一开关的开关和闭合。本实用新型可以简单有效地减小数模转换器输出的模拟电压信号中的毛刺。
文档编号H03M1/66GK202713276SQ20122036291
公开日2013年1月30日 申请日期2012年7月25日 优先权日2012年7月25日
发明者刘兴强, 张弛, 曹靖 申请人:北京昆腾微电子有限公司