专利名称：一种超高速数字可配置分频器的制作方法
技术领域：
本实用新型涉及数字分频器，具体涉及一种超高速数字可配置分频器。
背景技术：
分频器是数字电路设计的基本模块，在数字电路设计中应用十分广泛。在数字电路设计中，在时钟多时钟系统中经常会用数字计数分频器来产生子时钟，另外在锁相环倍频电路中的反馈时钟也是由分频器产生。分频器将高频时钟信号转换为低频时钟信号输出，包括固定分频器和可配置分频器(可编程分频)。在系统时钟较高的电路中如果分频比不是太大，可以采用移位计数分频器实现。移位计数分频的优点是速度可以做到很高。缺点是只能适用于固定的分频比，其次随着分频比的增加资源开销随着增加。例如设计一分频比为80的分频器就需要位宽为80比特的移位计数器，这显然是不可接受的。移位计数分频器还有一致命弱点，就是在没有恢复电路的情况下，稳定性不好，不具备可恢复性。如果该分频器在系统时钟电路中受到干扰，电路瞬间跑飞，那么系统时钟就丢失了，只能对系统进行复位处理。显然在实际的电路设计中是不能接受的。在分频比较大分频器电路中通常采用计数分频器。计数分频器的优点是资源消耗不会随分频比增加有太大的变化，同时它属于可恢复类型。缺点是电路速度很难做高，尤其在可配置分频器中。其原因在于计数器中包含了加法器，加法器的进位链延时较大，因此计数分频器的速度随分频比提高而迅速下降。在一些高速设计中用到了预分频电路，但是预分频电路一般都是固定的，不利于分频比的配置。一些分频比达到22°或更高分频比的高速可配置分频器，对分频器的设计提出了新的挑战。
发明内容鉴于以上内容，有必要提供一种超高速数字可配置分频器。一种数字可配置分频器，所述数字可配置分频器包括N个级联的可配置分频器基本单元、一与所述第N个可配置分频器基本单元相连的或门ORl及一与所述或门ORl相连的触发器DFFO，所述超高速数字可配置分频器为N比特可配置分频器，其分频数在2旷2n范围内可配置，其中，N大于I且为整数。相对现有技术，本实用新型数字可配置分频器的分频比在2旷2N范围内可配置，其速度几乎不随N的增加而增加，且电路资源开销小，相比于现有技术中的分频器在N值很大的时候优势明显，故适用于频率高和N值大的特殊应用中。
图I为本实用新型数字可配置分频器较佳实施方式的基本单元逻辑电路。图2为10比特的数字可配置分频器。
具体实施方式
图I中FEQ_I是前一级判断计数值与分频比是否相等的信号。Cl是串行计数器前一级的进位标志信号。HEQ_I是前一级判断计数值与分频比值一半是否相等的信号。SET为分频计数器的置位端。FC是分频比值其中的一位。CK高频时钟。CLR为分频计数器的清零端。HC是分频比值一半其中的一位。FEQ_0是当前判断计数值与分频比是否相等的信号输出。CO是当前计数的进位标志输出。HEQ_0是当前判断计数值与分频比值一半是否相等的信号。图2中CELL I-CELLN为图I中的基本单元。DIVN为分频比。CLK为高频时钟。DIVOUT为高速分频器的输出。基本单元电路见图I。基本单元包括一第一触发器DFF1、一第二触发器DFF2、一第三触发器DFF3、一第四触发器DFF4、一第一同或门NXORl、一第二同或门NX0R2、一第一与门AND1、一第二与门AND2和一第三与门AND3。触发器到触发器之间的组合逻辑不超过2逻辑门。这样分频器的高速设计成为可能。N比特分频器电路结构见图2，N比特分频器由基本单元CELL1-CELLN、0R1和DFFO组成。CELLl的FEQ_I、HEQ_I和Cl端都接高电平。第I(1<1彡N)个基本单元的FEQ_I、HEQ_I和Cl分别和第1_1基本单元的FEQ_0、HEQ_0和CO。第I (I彡KN)个基本单元的FEQ_0、HEQ_0和CO分别和第1+1基本单元的FEQ_I、HEQ_I和Cl。每个基本单元的CLR或SET连接到第N个基本单元的FEQ_0。第I (I < I < N)个基本单元的FC端与DIVN[I]相连。第I (I彡KN)个基本单元的HC端与DIVN[I-1]相连。第N个基本单元的HC接低电平。ORO的输入端分别连接到第N个基本单元的FEQ_0和HEQ_0。DFFO的E端和ORO的输出相连。DFFO的D与DFFO的QN端相连。从图2中连接关系可以看出用基本单元组合出来的分频器的触发器到触发器之间的组合逻辑也是不超过2逻辑门。这个特性并不会随N的增大而增加，所以这种高速的分频器速度几乎不受N值大小的影响。基本单元中DFFl为计数器单元，当Cl为高电平时进行一次取反操作，即加一。NXORl和ANDl共同完成计数值与分频比的比较。其中NXORl当目标分频比值FC和计数器值DFFl的Q端相等时输出高电平。判断计数器值和目标分频比的相等的条件是计数器的每一位都和对应的分频比相等。FEQ_I为高时则上一级计数器的值和分频比相等。ANDl输出高电平表示上一级和当前一级计数器和分频比相等。DFF2将判断逻辑链分开，避免在高速设计下判断逻辑成为关键路径。整个分频器由多个基本单元组成，当第N级FEQ_0为高时则认为计数器和DIVN相等。NX0R2和AND2的功能是判断计数器值和DIVN/2是否相等。其原理和判断计数器值和DIVN相等一样。DFF4将判断逻辑链分开，避免在高速设计下判断逻辑成为关键路径。DFF3和AND3从逻辑上讲是是判断DFFl的Q端信号的下降沿，但从功能上讲则是计数器的进位信号。图2中ORO和DFFO完成对CLK的分频。当CELLN的FEQ_0为高电平时分频计数器的值和DIVN相等。当CELLN的HEQ_0为高电平时分频计数器的值和DIVN/2相等。从功能上分析DIVOUT在计数器值等于DIVN或DIVN/2时发生翻转。CELLN的FEQ_0会连接到每个基本单元的CLR或SET。当CELLN的FEQ_0为高电平时就需要对分频进行置位操作。N比特的分频器，那么就应置位为N。由基本单元和N比特的分频器可以看出触发器和触发器之间的组合逻辑很少，延时自然就会很小。这是分频器能工作在高频下的前提，这也是该分频器设计的核心。
权利要求1.一种数字可配置分频器，其特征在于所述数字可配置分频器包括N个级联的可配置分频器基本单元、一与所述第N个可配置分频器基本单元相连的或门ORl及一与所述或门ORl相连的触发器DFFO，所述超高速数字可配置分频器为N比特可配置分频器，其分频数在2旷2N范围内可配置，其中，N大于I且为整数。
2.如权利要求I所述的数字可配置分频器，其特征在于所述可配置分频器基本单元包括一第一触发器DFFl、一第二触发器DFF2、一第三触发器DFF3、一第四触发器DFF4、一第一同或门NX0R1、一第二同或门NX0R2、一第一与门AND1、一第二与门AND2和一第三与门MD3。
3.如权利要求I所述的数字可配置分频器，其特征在于所述第一触发器DFFl的反向输出端QN与数据输入端D相连，所述第一触发器DFFl的始能端E与信号Cl相连，所述第一触发器DFFl的置位端S与信号SET相连，所述第一触发器DFFl的清零端C与信号CLR相连；所述第一同或门NXORl的两输入端分别与所述第一触发器DFFl的正向输出端Q及信号FC相连；所述第一与门ANDl的两输入端分别与所述第一同或门NXORl的输出端及信号FEQ_I相连；所述第二同或门NX0R2的两输入端分别与所述第一触发器DFFl的正向输出端Q及信号HC相连；所述第二与门AND2的两输入端分别与所述第二同或门NX0R2的输出端及信号HEQ_I相连；所述第二触发器DFF2的数据输入端D与所述第一与门ANDl的输出端相连，所述第二触发器DFF2的正向输出端Q与信号FEQ_0相连；所述第三触发器DFF3的数据输入端D与所述第一触发器DFFl的正向输出端Q相连；所述第四触发器DFF4的数据输入端D与所述第二与门AND2的输出端相连，所述第四触发器DFF4的正向输出端Q与信号HEQ_0相连；所述第三与门AND3的两输入端分别与第一触发器DFFl的反向输出端QN及第三触发器DFF3的正向输出端Q相连，所述第三与门AND3的输出端与信号CO相连。
专利摘要一种超高频数字可配置分频器，所述数字可配置分频器包括N个级联的可配置分频器基本单元、一与所述第N个可配置分频器基本单元相连的或门OR1及一与所述或门OR1相连的触发器DFF0，所述超高速数字可配置分频器为N比特可配置分频器，其分频数在2N~2N范围内可配置，其中，N大于1且为整数。本实用新型数字可配置分频器的分频比在2N~2N范围内可配置，其速度几乎不随N的增加而增加。
文档编号H03L7/18GK202772869SQ20122037826
公开日2013年3月6日 申请日期2012年7月31日 优先权日2012年7月31日
发明者不公告发明人 申请人:成都锐成芯微科技有限责任公司