一种解决容性负载运放电路自激的电路的制作方法

文档序号:7529823阅读:254来源:国知局
专利名称:一种解决容性负载运放电路自激的电路的制作方法
技术领域
本实用新型涉及运放应用技术领域,特别涉及一种解决容性负载运放电路自激的电路。
背景技术
运放在很多容性负载条件下,很容易产生自激,导致电路不可用,更严重甚至直接烧毁电路。
发明内容为了克服上述现有技术的不足,本实用新型的目的在于提供一种解决容性负载运放电路自激的电路,通过串联电阻来改变电路的零极点,使运放电路稳定工作。为了实现上述目的,本实用新型采用的技术方案是:一种解决容性负载运放电路自激的电路,运放Ul的输出通过电阻R3接三极管Ql的基极,三极管Ql的基极还通过电容C2接地,三极管Ql的发射极接地,集电极为输出端,输出端通过电阻R5接电源。与现有技术相比,本实用新型解决了运放应用中产生的自激问题,提高了可靠性。
附图为本实用新型的结构示意图。
具体实施方式
以下结合附图和实施例对本实用新型进行更详尽的说明。如图所示,本实用新型为一种解决容性负载运放电路自激的电路,运放Ul为双电源运放,其同相端通过电阻Rl接信号输入,反相端通过电阻R2接地,同相端与输出端通过并联的电阻R4和电容Cl相接。运放Ul的输出通过电阻R3接三极管Ql的基极,三极管Ql的基极还通过电容C2接地,三极管Ql的发射极接地,集电极为输出端,输出端通过电阻R5接电源。本实用新型中,输入信号进过运放Ul的放大,驱动三极管Q1,信号再经过Ql的放大,输出Vout信号,电容C2的作用是滤除运放Ul的输出和三极管Ql基极的干扰,保证在Vout的输出没有异常毛刺等。同时电容C2也是运放的一个负载,通过接入电阻R3来抑制电容C2引入的相位偏移,破除自激的相位条件,达到使电路稳定的目的。
权利要求1.一种解决容性负载运放电路自激的电路,其特征在于,运放Ul的输出通过电阻R3接三极管Ql的基极,三极管Ql的基极还通过电容C2接地,三极管Ql的发射极接地,集电极为输出端,输出端通过电阻R5接电源。
专利摘要一种解决容性负载运放电路自激的电路,运放U1的输出通过电阻R3接三极管Q1的基极,三极管Q1的基极还通过电容C2接地,三极管Q1的发射极接地,集电极为输出端,输出端通过电阻R5接电源,本实用新型解决了运放应用中产生的自激问题,提高了可靠性。
文档编号H03F3/45GK203027205SQ20122063410
公开日2013年6月26日 申请日期2012年11月26日 优先权日2012年11月26日
发明者李程 申请人:西安威正电子科技有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1