电容性负载驱动电路的制作方法
【专利摘要】驱动电路(1A)是从输出端(11)选择性地输出阶梯波和矩形波中的任一个来驱动电容性负载(52)的电路，具备：提供恒电压(VH)的高电压电源(41)、串联连接在输出端(11)与高电压电源(41)之间的FET(21)、输出侧线圈连接于FET(21)的栅极的变压器(22)、经由电容元件(23)而连接于变压器(22)的输入侧线圈的输入端(12a)、提供比恒电压(VH)低的恒电压(VL)的高电压电源(42)、串联连接在输出端(11)与高电压电源(42)之间的FET(31)、输出侧线圈连接于FET(31)栅极的变压器(32)、以及经由电容元件(33)而连接于变压器(32)的输入侧线圈的输入端(12b)。由此，可以对电容性负载适当地赋予阶梯状的高电压脉冲的电路得以实现。
【专利说明】电容性负载驱动电路
【技术领域】
[0001 ] 本发明涉及电容性负载驱动电路。
【背景技术】
[0002]在专利文献I中记载有阶梯波发生电路。该文献所记载的电路具备分压电路、开关电路、以及触发电路。分压电路具有串联连接在彼此电压电平不同的2个电源之间的多个电阻，并将2个电源间的电位差分压成多个电平。开关电路具有串联连接在2个电源间的多个开关元件(FET)，这些多个开关元件各个与多个电阻各个并联连接。开关电路的一端成为信号输出端子，触发电路使多个开关元件从信号输出端子侧依次导通(ON)。由此，被电阻分压的电压电平从信号输出端子作为阶梯状的电压(阶梯波)输出。
[0003]在专利文献2中记载有阶梯波发生电路。该文献所记载的电路具备产生包含阶梯波的数字数据的发生器、将该数字数据转换成模拟电流的数字-模拟转换器、移动该模拟电流的电平的电路、将模拟电流转换成电压输出的电流-电压转换电路、以及将该电压输出差动放大的晶体管。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:日本特开平3-210812号公报
[0007]专利文献2:日本特开平3-263912号公报
【发明内容】
[0008]发明所要解决的技术问题
[0009]例如作为将具有皮秒到飞秒左右的脉冲宽度的超短脉冲光进行放大的光放大器，有再生放大器。再生放大器是将超短脉冲光关到在光路上包含光放大介质的谐振器内部，并在一定时间后从谐振器取出被光放大介质放大的超短脉冲光的再生放大器。
[0010]在这样的再生放大器中，需要用于时刻良好地将超短脉冲光关到谐振器内部并取出的构造。为了该构造而使用的是藉由晶体的电光效应来使超短脉冲光的偏光状态发生变化的泡克耳斯盒(Pockels cell)等电光调制元件。将这样的电光调制元件和偏光束分离器(polarization beam splitter)配置在谐振器内的光路上,使得在稳定状态下种子光的偏光时常旋转。若与种子光(种子激光)的输入时刻同步地施加电压，则在该时刻入射到谐振器内的种子光的偏光不旋转，因而被关入到谐振器内部。另外，若在一定时间后解除所施加的电压，则被光放大介质放大的超短脉冲光的偏光旋转并经由偏光束分离器被取出。
[0011]通常，泡克耳斯盒等电光调制元件由上升和下降时间为数纳秒到数十纳秒的数kv左右的高电压脉冲所驱动。然而，在一般的驱动电路中，只能产生一定形状的高电压脉冲，因而难以应对要使在再生放大器所产生的脉冲光适应于各种各样的条件这样的要求。例如，根据本发明人的研究，在使用了高输出的激光的材料加工中，通过根据加工对象材料的种类来任意变更脉冲光的时间宽度，从而能够实现最适合的加工结果。于是，通过本发明人的研究，判断为了任意变更脉冲光的时间宽度而可以令施加于电光调制元件的高电压脉冲的波形为阶梯状并将其段数或各段的电压变化量、还有各段的时间宽度进行各种各样地变更。但是，在现有的驱动电路中，难以对高电压脉冲的波形进行这样各种各样的变更。
[0012]再有，专利文献I所记载的阶梯波发生电路由电阻分压来产生阶梯波脉冲，因而阶梯波脉冲的各段的电压电平由电阻的分压比决定，难以变更段数或者各段的电压变化量。另外，专利文献2所记载的阶梯波发生电路由放大器来产生阶梯波脉冲，因而难以如在泡克耳斯盒等电光调制元件的驱动要求段数或者各段电压变化量那样的在数纳秒到数十纳秒的高速上升和下降时间进行变更。
[0013]本发明有鉴于这样的问题，其目的在于提供一种例如能够对电光调制元件这样的电容性负载赋予阶梯状的高电压脉冲且可以将段数或各段的电压变化量还有各段的时间宽度进行各种各样地变更的电容性负载驱动电路。
[0014]解决技术问题的手段
[0015]为了解决上述技术问题，本发明所涉及的第I电容性负载驱动电路则是具备连接于电容性负载的输出端并通过从输出端选择性地输出阶梯波和矩形波中的任一个来驱动电容性负载的电路，具备:(I)第I恒电位线，其提供第I恒电压；(2)第I晶体管，其一个电流端子连接于输出端并且另一个电流端子连接于第I恒电位线；(3)第I变压器，其具有输入侧线圈和输出侧线圈并且输出侧线圈连接于第I晶体管的控制端子；(4)第I输入端，其经由电容元件而连接于第I变压器的输入侧线圈的一端，并输入第I脉冲电压；(5)第2恒电位线，其提供比第I恒电压低的第2恒电压；(6)第2晶体管，其一个电流端子连接于输出端并且另一个电流端子连接于第2恒电位线；(7)第2变压器，其具有输入侧线圈和输出侧线圈并且输出侧线圈连接于第2晶体管的控制端子；(8)第2输入端，其经由电容元件而连接于第2变压器的输入侧线圈的一端并输入第2脉冲电压。再者，通过第I和第2脉冲电压而输入到第I和第2晶体管的控制端子的脉冲电压的大小为第I和第2晶体管各个的阈值电压以上。
[0016]另外，本发明所涉及的第2电容性负载驱动电路是具备连接于电容性负载的输出端并通过从输出端选择性地输出阶梯波和矩形波中的任一个来驱动电容性负载的电路，具备:(1)第I恒电位线，其提供第I恒电压；(2)M个(Μ为2以上的整数)第I晶体管，其串联连接在输出端与第I恒电位线之间；(3)Μ个第I变压器，其各自具有输入侧线圈和输出侧线圈并且输出侧线圈连接于M个第I晶体管各个的控制端子；(4)第I输入端，其经由电容元件而连接于M个第I变压器各个的输入侧线圈的一端并且输入第I脉冲电压；(5)第2恒电位线，其提供比第I恒电压低的第2恒电压；(6)Ν个(N为2以上的整数)第2晶体管，其串联连接在输出端与第2恒电位线之间；(7)Ν个第2变压器，其各个具有输入侧线圈和输出侧线圈并且输出侧线圈连接于N个第2晶体管各个的控制端子；(8)第2输入端，其经由电容元件而连接于N个第2变压器各个的输入侧线圈的一端，输入第2脉冲电压。再者，通过第I和第2脉冲电压而输入到第I和第2晶体管的控制端子的脉冲电压的大小为第I和第2晶体管各个的阈值电压以上。
[0017]这些第I和第2电容性负载驱动电路能够按以下方式动作。在生成阶梯状的高电压脉冲时，第I脉冲电压对第I输入端输入多次。由此，第I晶体管多次断续地成为导通状态，与第I脉冲电压的峰值电压值成比例的大小的电流仅在与第I脉冲电压的时间宽度相同的时间供给电容性负载(例如泡克耳斯盒这样的电光调制元件等)，并蓄积于电容性负载的一个电极。此时，从输出端输出的电压值(即电容性负载的电极电位)不出对应于各电流的大小与这些时间宽度的积的值。具体而言，若首先输入最初的第I脉冲电压，则输出端的电压值为对应于电流的大小与时间宽度的积的值。接着，若隔开规定的时间间隔输入第2次的第I脉冲电压，则输出端的电压值为将对应于电流的大小与时间宽度的积的电压值加到先前电压值后的值。如此，每当输入第I脉冲电压，输出端的电压值便阶梯状增加。
[0018]其后，第2脉冲电压相对于第2输入端输入多次。由此，第2晶体管多次断续地成为导通状态，与第2脉冲电压的峰值电压值成比例的大小的电流仅在与第2脉冲电压的时间宽度相同的时间从电容性负载流出。此时，输出端的电压示出对应于电流的大小与这些时间宽度的积的值。具体而言，若首先输入最初的第2脉冲电压，则输出端的电压值为从先前所述的电压值减去对应于电流的大小与时间宽度的积的电压值后的值。接着，若隔开规定的时间间隔输入第2次的第2脉冲电压，则输出端的电压值为从先前所述的电压值减去对应于电流的大小与时间宽度的积的电压值后的值。如此，每当输入第2脉冲电压，输出端的电压值便阶梯状减少。
[0019]如此，在第I和第2电容性负载驱动电路中，通过输入到第I和第2输入端的第I和第2脉冲电压而在输出端生成阶梯状的高电压脉冲。然后，通过变更第I和第2脉冲电压的峰值电压或者时间宽度，能够任意变更阶梯状的高电压脉冲的各段的电压变化量，另外，通过变更第I和第2脉冲电压的时间宽度从而能够任意变更阶梯状的高电压脉冲的各段时间宽度。即，根据第I和第2电容性负载驱动电路，能够对例如电光调制元件这样的电容性负载赋予阶梯状的高电压脉冲，且能够将段数或者各段的电压变化量、还有各段的时间宽度进行各种各样地变更。
[0020]再有，根据第I和第2电容性负载驱动电路，通过将第I和第2脉冲电压设定成第I和第2晶体管的栅极阈值电压以上的高的值并使电容性负载的充电和放电分别以I次脉冲来完成，从而能够生成具有高速的上升.下降特性的矩形波。
[0021]发明的效果
[0022]根据本发明所涉及的电容性负载驱动电路，能够对例如电光调制元件这样的电容性负载赋予阶梯状的高电压脉冲，且能够将段数或者各段的电压变化量、还有各段的时间宽度进行各种各样地变更。
【专利附图】
【附图说明】
[0023]图1是概略地表示第I实施方式所涉及的电容性负载驱动电路的结构的图。
[0024]图2是表示第I实施方式所涉及的电容性负载驱动电路的第I具体例的电路图。
[0025]图3是表示第I实施方式所涉及的电容性负载驱动电路的第2具体例的电路图。
[0026]图4是示意性地表示阶梯波生成模式中的电容性负载驱动电路的动作的图。
[0027]图5(a)是表示输入到第I输入端的电压的时间波形的图，图5 (b)是表示输入到第2输入端的电压的时间波形的图，以及图5(c)是表示输出端上的电压的时间波形的图。
[0028]图6是示意性地表示矩形波生成模式中的电容性负载驱动电路动作的图。
[0029]图7(a)是表示输入到第I输入端的电压的时间波形的图，图7 (b)是表示输入到第2输入端的电压的时间波形的图，以及图7(c)是表示输出端上的电压的时间波形的图。[0030]图8是表示一般的FET的1-V输出特性的图。
[0031]图9是表示由图3所示的电路实际生成的阶梯波脉冲的测量结果的图表。
[0032]图10是表示仅降压时调制成阶梯状的电压波形的情况下的阶梯波脉冲输出的例子的图表。
[0033]图11是概略性地表示第2实施方式所涉及的电容性负载驱动电路结构的图。
[0034]图12是概略性地表示第3实施方式所涉及的电容性负载驱动电路结构的图。
[0035]图13是具备了第I实施方式的电容性负载驱动电路的光放大装置的结构图。
[0036]图14(a)、(b)是表示脉冲宽度压缩部的构成例的图。
[0037]图15是表示从光放大装置输出的光脉冲的波形的一个例子的图表。
[0038]图16是表示从光放大装置输出的脉冲列的一个例子的图表。
[0039]图17是表示在第I实施例中用于生成阶梯波脉冲的输入条件的图表。
[0040]图18是表示 在图17所示的输入条件(1)下的阶梯波脉冲输出的测量波形的图表。
[0041]图19是表示在图17所示的输入条件(2)下的阶梯波脉冲输出的测量波形的图表。
[0042]图20是表示在图17所示的输入条件(3)下的阶梯波脉冲输出的测量波形的图表。
[0043]图21是表示在图17所示的输入条件(4)下的阶梯波脉冲输出的测量波形的图表。
[0044]图22是表示在图17所示的输入条件(5)下的阶梯波脉冲输出的测量波形的图表。
[0045]图23是表示在图17所示的输入条件(6)下的阶梯波脉冲输出的测量波形的图表。
[0046]图24是表示在第2实施例中作为消耗电力的评价对象的阶梯波脉冲输出波形的图表。
[0047]符号的说明:
[0048]1A, 1C, ID…电容性负载驱动电路，10A，IOC…第I驱动电路，10B，IOD…第2驱动电路，11...输出端，12a...第I输入端，12b...第2输入端，20...第I开关电路，21...第1FET, 22…第I变压器，23...第I电容兀件，30...第2开关电路，31...第2FET,32…第2变压器，33...第2电容兀件，40...基准电位线，41...第I高电压电源，42...第2高电压电源，52...电容性负载,54...脉冲电压生成电路，100...光放大装置，110…光放大部，111...光放大介质，112...透明介质，117…镜子，130...能量供给部，141，143…波长板，151…光调制元件，161，163...偏光束分离器，170…法拉第旋光器(Faraday rotator), VP1，VP11，VP12…第I脉冲电压，VP2, VP21, VP22…第2脉冲电压。
【具体实施方式】
[0049]以下，一边参照附图一边详细地说明本发明所涉及的电容性负载驱动电路的实施方式。再有，在附图的说明中对相同要素标注相同符号，并省略重复的说明。
[0050](第I实施方式)[0051]图1是概略地表示本发明的第I实施方式所涉及的电容性负载驱动电路结构的图。如图1所示，该电容性负载驱动电路IA具备连接于电容性负载52的输出端11、以及连接于脉冲电压生成电路54的第I输入端12a和第2输入端12b。电容性负载驱动电路IA基于从输入端12a, 12b输入的脉冲信号而从输出端11选择性地输出阶梯波和矩形波的任一个，由此驱动电容性负载52。电容性负载52是例如利用电光效应的调制元件，一个例子是泡克耳斯盒(Pockels cell)。
[0052]本实施方式的电容性负载驱动电路IA具备第I开关电路20、第2开关电路30、第I高电压电源41、以及第2高电压电源42。第I高电压电源41是本实施方式中的第I恒电位线,提供例如1000伏以上的恒电压。第I开关电路20接受从脉冲电压生成电路54经由输入端12a而输入的第I脉冲电压VP1，并且从第I高电压电源41接受第I恒电压(电压VH)的供给。第I开关电路20响应于第I脉冲电压VPl而流过电流II。流过第I开关电路20的电流Il具有与第I脉冲电压VPl的脉冲时间宽度相对应的时间宽度，且具有与第I脉冲电压VPl的脉冲电压相对应的大小。电流Il从第I高电压电源41经由第I开关电路20和输出端11而输入到电容性负载52的一个电极,在该一个电极进行蓄积。再有,在本实施方式中，电容性负载52的另一个电极连接于恒电位线(例如基准电位线)。
[0053]第2开关电路30接受从脉冲电压生成电路54经由输入端12b而输入的第2脉冲电压VP2，并且从第2高电压电源42接受比第I恒电压低的第2恒电压(电压VL < VH)的供给。第2开关电路30响应于第2脉冲电压VP2而流过电流12。流过第2开关电路30的电流12具有与第2脉冲电压VP2的脉冲时间宽度相对应的时间宽度，且具有与第2脉冲电压VP2的脉冲电压相对应的大小。电流12从电容性负载52的一个电极经由输出端11和第2开关电路30而流向第2高电压电源42。再有，第2高电压电源42是本实施方式中的第2恒电位线。
[0054]图2是表示本实施方式所涉及的电容性负载驱动电路IA的第I具体例的电路图。如图2所示，第I开关电路20通过包含高耐压的第I晶体管(在本实施方式中为FET) 21、第I变压器22、以及第I电容元件(电容器)23而构成。第1FET21串联连接在第I高电压电源41与输出端11之间，控制从第I高电压电源41经由输出端11而流向电容性负载52的电流II。具体而言，第1FET21的一个电流端子(在本实施方式中为源极)连接于输出端11，另一个电流端子(在本实施方式中为漏极)连接于第I高电压电源41。
[0055]第I变压器22是用于使低电压区域与高电压区域相互绝缘的变压器，例如由绝缘变压器所构成。第I变压器22具有输入侧线圈和输出侧线圈。输入侧线圈的一端经由第I电容元件23而连接于第I输入端12a，输入侧线圈的另一端连接于基准电位线(第3恒电位线)40。再有，这里所说的基准电位是指例如接地电位。另外，输出侧线圈的一端连接于第1FET21的控制端子(栅极)，输出侧线圈的另一端连接于第1FET21的源极。
[0056]在这样的结构中，若第I脉冲电压VPl输入到第I输入端12a，则仅第I脉冲电压VPl的成分通过第I电容元件23，而直流成分被除去。然后，通过该第I脉冲电压VP1，从而经由第I变压器22而在第1FET21的栅极与源极之间施加脉冲电压。该脉冲电压具有与第I脉冲电压VPl的脉冲时间宽度相同的时间宽度，并具有与第I脉冲电压VPl的脉冲电压成比例的电压。由此，在第1FET21的漏极-源极间流过与第I脉冲电压VPl的脉冲电压成比例的大小的电流II。[0057]另外，如图2所示，第2开关电路30与第I开关电路20同样地通过包含高耐压的第2晶体管(在本实施方式中为FET) 31、第2变压器32、以及第2电容元件(电容器)33而构成。第2FET31串联连接在第2高电压电源42与输出端11之间，控制从电容性负载52经由输出端11而流向第2高电压电源42的电流12。具体而言，第2FET31的一个电流端子(在本实施方式中为漏极)连接于输出端11，另一个电流端子(在本实施方式中为源极)连接于第2高电压电源42。
[0058]第2变压器32是用于使低电压区域与高电压区域相互绝缘的变压器，例如由绝缘变压器所构成。第2变压器32具有输入侧线圈和输出侧线圈。输入侧线圈的一端经由第2电容元件33而连接于第2输入端12b，输入侧线圈的另一端连接于基准电位线(第3恒电位线)40。再有，该基准电位线40能够成为在第I开关电路20中与连接有第I变压器22的输入侧线圈的基准电位线40共用的配线。另外，输出侧线圈的一端连接于第2FET31的控制端子(栅极)，输出侧线圈的另一端连接于第2FET31的源极。
[0059]在这样的结构中，若第2脉冲电压VP2输入到第2输入端12b，则仅第2脉冲电压VP2的成分通过第2电容元件33，而直流成分被除去。然后，通过该第2脉冲电压VP2，从而经由第2变压器32而在第2FET31的栅极与源极之间施加脉冲电压。该脉冲电压具有与第2脉冲电压VP2的脉冲时间宽度相同的时间宽度，并具有与第2脉冲电压VP2的脉冲电压成比例的电压。由此，在第2FET31的漏极-源极间流过与第2脉冲电压VP2的脉冲电压成比例的大小的电流12。
[0060]再有，如图2所示，第I高电压电源41和第2高电压电源42也可以分别具有电荷供给用高耐压电容器41a和42a。电容器41a连接在提供电压VH的配线与基准电位线之间，并将用于电流Il的电荷提供给配线。另外，电容器42a连接在提供电压VL的配线与基准电位线之间，并将用于电流12的电荷提供给配线。
[0061]另外，如图2所示，在第2高电压电源42与输出端11之间也可以连接有高耐压电阻43。通过该高耐压电阻43，能够以第2高电压电源42的电压VL作为输出端11的基准电压。此外，在脉冲电压VP1，VP2长时间不输入到输入端12a，12b的情况下，输出端11的电压为VL，电容性负载52所涉及的电位差为0，因而在脉冲电压生成电路54 (参照图1)不正常时能够使包含电容性负载驱动电路IA或电容性负载52的整个装置安全地停止。
[0062]图3是表示本实施方式所涉及的电容性负载驱动电路IA的第2具体例的电路图。图3所示的构成例与图2所示的构成例不同点在于开关电路的结构。
[0063]在本例中，第I开关电路20通过包含M个(M为2以上的整数)第1FET21、M个第I变压器22、以及M个第I电容元件23而构成。再有，在图3中表示了 M = 4的情况下的电路。M个第1FET21串联连接在第I高电压电源41与输出端11之间，并控制从第I高电压电源41经由输出端11而流向电容性负载52的电流II。具体而言，第1FET21的漏极和源极当中的一个与跟该第1FET21相邻接的第1FET21的漏极和源极当中的另一个相互连接。另外，位于该串联电路的一端的第1FET21的漏极和源极当中的一个(在本实施方式中为源极)连接于输出端11，位于另一端的第1FET21的漏极和源极当中的另一个(在本实施方式中为漏极)连接于第I高电压电源41。
[0064]M个第I变压器22例如由绝缘变压器所构成，分别一对一地对应于M个第1FET21而设置。各第I变压器22具有输入侧线圈和输出侧线圈。输入侧线圈的一端经由M个第I电容元件23各个而连接于第I输入端12a，输入侧线圈的另一端连接于共用的基准电位线40。另外，输出侧线圈的一端连接于与该第I变压器22相对应的第1FET21的栅极，输出侧线圈的另一端连接于该第1FET21的源极。
[0065]在这样的结构中，若第I脉冲电压VPl输入到第I输入端12a，则仅该第I脉冲电压VPl的成分通过M个第I电容元件23各个，并经由M个第I变压器22各个而在M个第1FET21的栅极与源极之间施加脉冲电压。该脉冲电压具有与第I脉冲电压VPl的脉冲时间宽度相同的时间宽度，并具有与第I脉冲电压VPl的脉冲电压成比例的电压。由此，在M个第1FET21的漏极-源极之间流过与第I脉冲电压VPl的脉冲电压成比例的大小的电流11。
[0066]另外，如图3所示，第2开关电路30通过包含N个(N为2以上的整数)第2FET31、N个第2变压器32、以及N个第2电容元件33而构成。再有，在图3中表示了 N = 4的情况下的电路，但是N的值也可以与上述的M不同。N个第2FET31串联连接在输出端11与第2高电压电源42之间，并控制从电容性负载52经由输出端11而流向第2高电压电源42的电流12。具体而言，第2FET31的漏极和源极当中的一个与跟该第2FET31相邻接的第2FET31的漏极和源极当中的另一个相互连接。另外，位于该串联电路一端的第2FET31的漏极和源极当中的一个(在本实施方式中为漏极)连接于输出端11，位于另一端的第2FET31的漏极和源极当中的另一个(在本实施方式中为源极)连接于第2高电压电源42。
[0067]N个第2变压器32例如由绝缘变压器所构成，分别一对一地对应于N个第2FET31而设置。各第2变压器32具有输入侧线圈和输出侧线圈。输入侧线圈的一端经由N个第2电容元件33各个而连接于第2输入端12b，输入侧线圈的另一端连接于共用的基准电位线40。另外，输出侧线圈的一端连接于与该第2变压器32相对应的第2FET31的栅极，输出侧线圈的另一端连接于该第2FET31的源极。
[0068]在这样的结构中，若第2脉冲电压VP2输入到第2输入端12b，则仅该第2脉冲电压VP2的成分通过N个第2电容元件33各个，并经由N个第2变压器32各个而在N个第2FET31的栅极与源极之间施加脉冲电压。该脉冲电压具有与第2脉冲电压VP2的脉冲时间宽度相同的时间宽度，并具有与第2脉冲电压VP2的脉冲电压成比例的电压。由此，在N个第2FET31的漏极-源极之间流过与第2脉冲电压VP2的脉冲电压成比例的大小的电流12。
[0069]就具备以上的结构的电容性负载驱动电路IA的动作进行说明。本实施方式的电容性负载驱动电路IA可以按以下所说明的2个动作模式(阶梯波生成模式、矩形波生成模式)进行动作。
[0070]<阶梯波生成模式>
[0071]图4是示意性地表示阶梯波生成模式中的电容性负载驱动电路IA动作的图。另夕卜，图5(a)是表示输入到输入端12a的电压的时间波形的图，图5 (b)是表示输入到输入端12b的电压的时间波形的图，图5(c)是表示输出端11的电压的时间波形的图。再有，在图4中，一个或多个FET21, 31不意性地作为一个开关来表不。另外,在图5(a)?图5(c)中，横轴表不时间，其刻度在各图中一致。另一方面，纵轴表不电压，但是其刻度在各图中不一定一致。特别是图5(c)所示的输出端11的电压比图5(a)和图5(b)所示的输入端12a，12b的电压显著更大。[0072]在阶梯波生成模式中，通过将脉冲电压VPl和VP2的峰值电压设定为第I和第2FET21, 31的栅极阈值电压以上的低的值，从而限制每I次脉冲的电流量。然后，通过对电容性负载52的一个电极分多次每次对电荷进行少量充放电，从而生成阶梯波脉冲。
[0073]具体而言，如图5(a)所示，首先从脉冲电压生成电路54输入多次(在图5(a)中为3次)脉冲电压VPl。在第I开关电路20中，响应于这些脉冲电压VPl，第1FET21多次成为导通(ON)状态，与脉冲电压VPl的峰值电压值成比例的大小的电流Ill?113仅以与脉冲电压VPl的时间宽度相同的时间供给电容性负载52，并蓄积于电容性负载52的一个电极。此时，如图5 (c)所不，从输出端11输出的电压值(即电容性负载52的电极电位)表示对应于电流Ill?113的大小与这些时间宽度的积的值。具体而言，若首先输入最初的脉冲电压VPl，则输出端11的电压值为将对应于电流Ill的大小与时间宽度的积的电压值加到电压值VL后的电压值VI。接着，若隔开规定的时间间隔而输入第2次脉冲电压VP1，则输出端11的电压值为将对应于电流112的大小与时间宽度的积的电压值加到电压值Vl后的电压值V2。然后，若再隔开规定的时间间隔而输入第3次脉冲电压VP1，则输出端11的电压值为将对应于电流113的大小与时间宽度的积的电压值加到电压值V2后的电压值V3。再有，阶梯波脉冲的峰值电压即电压值V3优选接近于电压VH与电压VL的电位差(即电容性负载52饱和)。
[0074]其后，如图5(b)所示，从脉冲电压生成电路54输入多次(在图5(a)中为2次)脉冲电压VP2。在第2开关电路30中，响应于这些脉冲电压VP2，第2FET31多次成为导通状态，与脉冲电压VP2的峰值电压值成比例的大小的电流121，122仅以与脉冲电压VP2的时间宽度相同的时间从电容性负载52流出。此时,如图5(c)所不，输出端11的电压值表示对应于电流121，122的大小与这些时间宽度的积的值。具体而言，若首先输入最初的脉冲电压VP2，则输出端11的电压值为从先前所述的电压值V3减去对应于电流121的大小与时间宽度的积的电压值后的电压值V4。接着，若隔开规定的时间间隔来输入第2次脉冲电压VP2，则输出端11的电压值为从电压值V4减去对应于电流122的大小与时间宽度的积的电压值后的电压值(例如与VL相同值)。
[0075]<矩形波生成模式>
[0076]图6是示意性地表示矩形波生成模式中的电容性负载驱动电路IA动作的图。另夕卜，图7 (a)表不输入到输入端12a的电压的时间波形的图，图7 (b)表不输入到输入端12b的电压的时间波形的图，图7(c)是表示输出端11的电压的时间波形的图。再有，在图6中，也是一个或多个FET示意性地作为一个开关来表示。另外，在图7(a)?图7(c)中的横轴以及纵轴的关系与图5(a)?图5(c)同样。
[0077]在矩形波生成模式中，通过将脉冲电压VPl以及VP2的峰值电压设定为第I和第2FET21, 31的栅极阈值电压的以上的高的值，从而分别以I次脉冲来完成电容性负载52的充电和放电，并生成具有高速上升？下降特性的矩形波。
[0078]具体而言，如图7(a)所示，首先从脉冲电压生成电路54输入仅I次脉冲电压VPl。在第I开关电路20中，响应于该脉冲电压VPl，第1FET21仅I次成为导通状态，与脉冲电压VPl的峰值电压值成比例的大小的电流114仅以与脉冲电压VPl的时间宽度相同的时间供给电容性负载52，并蓄积于电容性负载52的一个电极。此时，如图7(c)所示输出端11的电压值(即电容性负载52的电极电位)表不对应于电流114的大小与其时间宽度的积的值。具体而言，若输入脉冲电压VPl，则输出端11的电压值为将对应于电流114的大小与时间宽度的积的电压值加到电压值VL后的电压值V5。
[0079]其后，如图7(b)所示，从脉冲电压生成电路54输入仅I次脉冲电压VP2。在第2开关电路30中，响应于该脉冲电压VP2，第2FET31仅I次成为导通状态，与脉冲电压VP2的峰值电压值成比例的大小的电流124仅以与脉冲电压VP2的时间宽度相同的时间从电容性负载52流出。此时，如图7(c)所示，输出端11的电压值表示对应于电流124的大小与其时间宽度的积的值。具体而言，若输入脉冲电压VP2，则输出端11的电压值为从先前所述的电压值V5减去对应于电流124的大小与时间宽度的积的电压值后的电压值(例如与VL相同值)。
[0080]在以上所说明的阶梯波生成模式和矩形波生成模式中，在第1FET21和第2FET31，流过对应于所输入的脉冲电压VP1，VP2的峰值电压的大小的电流。更正确而言，由于脉冲电压VP1，VP2的峰值电压的大小被第I变压器22和第2变压器32变压，因此对应于这些变压过的脉冲电压的峰值的大小的电流流到第1FET21和第2FET31。然后，以变压过的脉冲电压的大小为第1FET21和第2FET31各自的栅极阈值电压以上的方式设定脉冲电压VP1，VP2的峰值电压和第I变压器22的变压比和第2变压器32的变压比。
[0081]这里，图8是表示一般的FET的1-V输出特性的图。在图8中，横轴表示漏极-源极间电压值，纵轴表示漏极电流值。另外，在图中，曲线a?I是表示在栅极-源极间电压值为图中所示的值的情况下的动作特性的曲线。
[0082]如图8所示，在栅极-源极间电压值比较大的曲线f?I上，漏极电流值基本与漏极-源极间电压值成比例。这样的动作区域称作线性区域。另一方面，在栅极-源极间电压值比较小的曲线a?e上，可知当漏极电流值达到一定值时，与漏极-源极间电压值无关而基本一定，处于饱和。这样的动作区域称作饱和区域。再有，图中的虚线A表示线性区域与饱和区域的边界。
[0083]在本实施方式中，第1FET21和第2FET31常常在饱和区域进行动作。即，第I高电压电源41的电压VH与第2高电压电源42的电压VL的电位差(VH-VL)比栅极-源极间电压显著更大，因而在电容性负载驱动电路IA的动作中漏极-源极间电压值常常比由图中的虚线A所示的值更大。因此，在第1FET21和第2FET31中，与漏极-源极间电压值无关而仅依存于栅极-源极间电压值来决定漏极电流的大小，栅极-源极间电压值越大，漏极电流值便越大(参照图中的曲线a?e)。于是，在这样的饱和区域上的动作使以上的阶梯波生成模式变得可能。
[0084]就由以上所说明的电容性负载驱动电路IA得到的效果进行说明。图9是表示由图3所示的电路实际生成的阶梯波脉冲的测量结果的图表。再有，在该测量中，令第I高电压电源41的电压VH为+1.5kV，第2高电压电源42的电压VL为-1.5kV。另外，令脉冲电压VP1，VP2的大小(峰值电压值)为5.5V，时间宽度为22纳秒，输入间隔为I微秒。在图9中，曲线Gll表示脉冲电压VPl的波形，曲线G12表示脉冲电压VP2的波形，曲线G13表示输出电压的波形。再有，看到在正电压方向和负电压方向两者振动的脉冲是伴随于高电压的开关的辐射噪声。
[0085]如图9所示，根据本实施方式的电容性负载驱动电路1A，能够适当地生成阶梯各段I微秒I微秒继续的高电压阶梯波脉冲。[0086]再有，通过变更脉冲电压VP1，VP2的大小或者时间宽度，可以变更阶梯波脉冲的各段上的电压变化量。另外，通过变更脉冲电压VP1，VP2的输入间隔，还能够变更阶梯波脉冲的各段的持续时间。因此，通过减小脉冲电压VP1，VP2的峰值电压值且缩短脉冲电压VPl, VP2的输入间隔，还可以实现十分光滑的高电压波形。另外，通过使脉冲电压VP1，VP2的峰值电压值增大为例如24V，还可以在矩形波生成模式中生成上升和下降极为快速的高电压的单脉冲。
[0087]另外，在图3所示的电容性负载驱动电路IA中，第I开关电路20具有相互串联连接的多个第1FET21，第2开关电路30具有相互串联连接的多个第2FET31。由此，能够提高第I和第2开关电路的耐压性能，因而能够将比第I实施方式更高的输出电压施加于电容性负载52。
[0088]再有，在本实施方式中，在阶梯波生成模式中，在来自输出端11的输出电压值的升压时和降压时均输入多次的脉冲电压，并使电压波形成为阶梯状。本实施方式并不限于这样的例子，通过例如在升压时输入多次第I脉冲电压并在降压时输入仅I次第2脉冲电压，也可以仅在升压时成为阶梯状的电压波形。或者，通过在升压时输入仅I次第I脉冲电压并在降压时输入多次第2脉冲电压，也可以仅在降压时成为阶梯状的电压波形。图10是表示仅降压时成为阶梯状的电压波形的情况下的阶梯波脉冲输出的例子的图表。
[0089]另外，在本实施方式中例示第I高电压电源41作为第I恒电位线，例示第I高电压电源41 (电压VH)作为第I恒电位线，并例示第2高电压电源42(电压VL)作为第2恒电位线，但是第I和第2恒电位线当中的任一者可以是基准电位线(接地电位线)。
[0090](第2实施方式)
[0091]图11是概略性地表示本发明的第2实施方式所涉及的电容性负载驱动电路IC的结构的图。如图11所示，本实施方式的电容性负载驱动电路IC具备第I驱动电路IOA和第2驱动电路IOB这样的2个驱动电路。这些驱动电路IOA和IOB具备与第I实施方式所涉及的电容性负载驱动电路IA相同的结构。即，驱动电路IOA和IOB各个具备第I开关电路20、第2开关电路30、第I高电压电源41、以及第2高电压电源42。另外，驱动电路IOA和IOB各个具备输出端11、以及输入端12a和12b。
[0092]在本实施方式中，对驱动电路IOA的输入端12a和12b，从脉冲电压生成电路(参照图1)输入脉冲电压VP11，VP21。另外，与此相独立，对驱动电路IOB的输入端12a和12b，从脉冲电压生成电路输入脉冲电压VP12，VP22。驱动电路IOA的输出端11连接于电容性负载52的一个电极，驱动电路IOB的输出端11连接于电容性负载52的另一个电极。驱动电路IOA通过将与脉冲电压VPll的峰值电压相对应的大小的电流Ill提供给电容性负载52的一个电极，另外，从电容性负载52的一个电极使与脉冲电压VP21的峰值电压相对应的大小的电流121流出，从而将阶梯波状(或者矩形波状)的输出电压赋给电容性负载52的一个电极。另外，驱动电路IOB通过将与脉冲电压VP12的峰值电压相对应的大小的电流112提供给电容性负载52的另一个电极，另外，从电容性负载52的另一个电极使与脉冲电压VP22的峰值电压相对应的大小的电流122流出，从而将阶梯波状(或者矩形波状)的输出电压赋给电容性负载52的另一个电极。
[0093]如此，在本实施方式中，通过对电容性负载52的一对电极两者个别地赋予阶梯波状(或者矩形波状)的电压，从而对电容性负载52整体施加阶梯波状(或者矩形波状)的电压。根据这样的电容性负载驱动电路1C，能够起到与第I实施方式同样的效果，并且能够使得电容性负载52的两端电压的变化量比第I实施方式或者比第2实施方式更大(例如2倍)。
[0094](第3实施方式)
[0095]图12是概略性地表示本发明的第3实施方式所涉及的电容性负载驱动电路ID的结构的图。本实施方式所涉及的电容性负载驱动电路ID与第2实施方式所涉及的电容性负载驱动电路IC同样地具备第I驱动电路IOC和第2驱动电路IOD这样的2个驱动电路。但是，在本实施方式中，第2驱动电路IOD以不具备第I高电压电源41而共用第I驱动电路IOC的第I高电压电源41的方式构成。另外，第I驱动电路IOC以不具备第2高电压电源42而共用第2驱动电路IOD的第2高电压电源42的方式构成。
[0096]在可以使第I高电压电源41的电压VH与第2高电压电源42的电压VL各个在第I驱动电路IOC与第2驱动电路IOD之间相一致的情况下，如本实施方式的电容性负载驱动电路ID那样，也可以在第I驱动电路IOC和第2驱动电路IOD中共用第I高电压电源41和第2高电压电源42。由此，能够更小型地构成对电容性负载52的一对电极两者赋予阶梯波状(或者矩形波状)电压的电容性负载驱动电路。
[0097]再有，即使在电压VH和VL的大小在第I驱动电路IOC与第2驱动电路IOD之间不同的情况下，通过进行电阻分压等电压转移，第I高电压电源41与第2高电压电源42的共用也是可能的。另外，在本实施方式中第I驱动电路IOC与第2驱动电路IOD共有高电压电源，但是所共有的构成要素并不限于高电压电源。通过第I驱动电路IOC与第2驱动电路IOD共有其他各种各样的构成要素，从而能够提供起到与第3实施方式相同的作用效果且可小型化的电容性负载驱动电路。
[0098](第4实施方式)
[0099]接着，作为第4实施方式，就具备本发明的一个实施方式所涉及的电容性负载驱动电路的光放大装置进行说明。图13是具备第I实施方式的电容性负载驱动电路IA的光放大装置100的结构图。本实施方式所涉及的光放大装置100具备光放大部110、脉冲宽度伸展部113、种子激光(种子光源)114、脉冲宽度压缩部116、能量供给部130、电容性负载驱动电路1A、以及脉冲电压生成电路54。光放大部110包含光放大介质111、透明介质112、镜子131?134和光取出机构121。
[0100]镜子131使作为被放大光的脉冲光反射，且具有使从能量供给部130输出的激励光通过的分光透过特性。镜子132使脉冲光反射。镜子131和镜子132构成法布里-珀罗(Fabry-Perot)型光谐振器。该光谐振器使作为被放大光的脉冲光谐振。光放大介质111配置在该光谐振器的谐振光路上，接受激励光的供给，并放大脉冲光。能量供给部130将激励能量(例如激励光)提供给光放大介质111。
[0101]通过包含这样的光谐振器的构造，从而能够蓄积光。在此情况下，光放大装置100成为具有可以通过在光谐振器内发生激光振荡而产生激光的激光振荡功能的结构。作为光放大介质111，可以使用被称作激光介质的He-Ne等气体、溶解了色素等的液体、Nd: YAG、Yb: YAG等固体。
[0102]在镜子131与镜子132之间的谐振光路上，进一步配置有透明介质112、光取出机构121、镜子133和134。镜子133和134是使脉冲光反射的镜子，通过贴到透明介质112或者在透明介质112蒸镀镜子而构成，在透明介质112内使脉冲光锯齿形传播。
[0103]透明介质112是在将脉冲光输入到内部并使其反复进行内部反射后输出的光学部件。透明介质112能够在其内部使脉冲光。通过在折射率比空气大的透明介质112内进行多重反射，从而能够在受限的空间延长被放大光传播的光路长。因此，与采用在空气中被放大光传播同样的距离的结构的情况相比，通过脉冲光在透明介质112中传播，能够稳定地实现小型化。通过以满足全反射条件的角度使脉冲光传播，从而在透明介质112的界面不形成镜子，也可以实现同样的作用。
[0104]光取出机构121将经一定时期在光谐振器内被光放大的脉冲光取出至光谐振器的外部。再有，本实施方式的光取出机构121还具有作为从光谐振器外部的种子激光114将脉冲状的种子光取入到谐振光路内的机构的功能。本实施方式的光取出机构121包含波长板(wavelengthplate) 141和143、光调制兀件151、偏光束分离器161和163、以及法拉第旋光器(Faraday rotator) 170。
[0105]波长板141、光调制兀件151和偏光束分离器161设置在光放大部110的光谐振器的谐振光路上。波长板143和法拉第旋光器170设置在偏光束分离器161与偏光束分离器163之间。光调制元件151是控制脉冲光的偏振状态的元件，是相当于前述的第I?第3实施方式中的电容性负载52的元件。作为光调制元件151 (电容性负载52)，可以使用具有电光效应的光学晶体(例如泡克耳斯盒)。偏光束分离器161和163将脉冲光响应于其偏振状态而选择性地反射或者透过。
[0106]光取出机构121通过光调制兀件151 (电容性负载52)来控制脉冲光的偏振状态，由此将来自种子激光114的种子光在光放大部110的光谐振器内放大并在经过了一定时间后从光放大部Iio放出，从而可以生成放大光。在稳定状态下,在偏光束分离器161被反射的种子光在波长板141和光调制元件151往复，从而偏光发生90°变化。因此，在波长板141和光调制元件151往复一次的种子光透过偏光束分离器161，因而通过透明介质112而到达光放大介质111，由于镜子131而在光路上逆向行进，并再次返回到偏光束分离器161。透过偏光束分离器161的种子光通过在波长板141和光调制元件151往复，由此偏振发生90°变化，因而本次在偏光束分离器161被反射并被取出至光谐振器的外部。
[0107]在此，若以某种子光透过偏光束分离器161，通过透明介质112而到达光放大介质111，由于镜子131而在光路上逆向行进，并在直至再次返回到偏光束分离器161的时刻，在光调制元件151给予调制并在波长板141和光调制元件151往复时偏光不变化的方式进行调整，则将该时刻的种子光取入到光放大部110的光谐振器内，其后，能够使以该种子光为基础的脉冲光在光放大部Iio的光谐振器内往复。再有，此时，其他种子光总在偏光束分离器161上反射，因而不会入射到光放大介质111。
[0108]光取出机构121通过在从取入到光后到经过一定时间后的某个时刻将光调制元件151 (电容性负载52)的状态返回到原来，并且脉冲光在波长板141和光调制元件151往复，由此成为偏振发生90°变化的结构，并将该脉冲光取出至光谐振器的外部。由此，可以生成与种子光同等的品质且能量大的放大光，能够适当地实现用于将光放大的再生放大功倉泛。
[0109]种子激光114将具有比光谐振器的谐振光路上的光的往复时间更短的脉冲宽度的脉冲状的种子光周期性地提供给光放大部110。该种子光是在光放大介质111中能够被光放大的波长的光。作为种子激光114，例如锁模光纤激光光源是合适的。
[0110]脉冲宽度伸展部113延长来自种子激光114的脉冲状的种子光的脉冲宽度，并将该延长后的种子光输入到光放大部110的光谐振器。由于抑制由该强度脉冲光引起的光学部件的损伤，因此被脉冲宽度伸展部113在时间上拉长的种子光被取入到光放大部110内。例如，作为脉冲宽度伸展部113，可以使用光纤等分散介质，另外，也可以利用衍射光栅和棱镜等波长分散元件。在此，若使用是分散介质的元件作为透明介质112，则该透明介质112具有与脉冲宽度伸展部同样的功能，因而也能够省略脉冲宽度伸展部113。
[0111]脉冲宽度压缩部116压缩从光放大部110被光放大并输出的脉冲光的脉冲宽度，并输出该压缩后的脉冲光。从该脉冲宽度压缩部116输出的脉冲光成为峰值功率高的脉冲光。图14(a)和图14(b)是表示脉冲宽度压缩部116的构成例的图。
[0112]图14(a)所示的脉冲宽度压缩部116a包含折返镜子117和反射型衍射光栅118，119。折返镜子117是以各个反射面互为90度的方式组合了 2块平面镜的镜子，能够使入射的光在一个平面镜反射后在另一个平面镜反射并出射。向该折返镜子117的入射光和出射光各自的光路相互平行，但是相互不重叠。输入到该脉冲宽度压缩部116a的光被反射型衍射光栅118分光，藉由反射型衍射光栅119而使各个波长成分相互平行，藉由折返镜子117而在光路上被折返，藉由反射型衍射光栅119而使各波长成分被聚光于反射型衍射光栅118，并被反射型衍射光栅118合波而输出。若使用这样的结构的脉冲宽度压缩部116a，则能够对脉冲光能够有效地赋予负的群速度色散。
[0113]图14(b)所示的脉冲宽度压缩部116b包含折返镜子117和透过型衍射光栅128，129。输入到该脉冲宽度压缩部116b的光被透过型衍射光栅128分光，藉由透过型衍射光栅129而使各个波成分相互平行，藉由折返镜子117而在光路上被折返，藉由透过型衍射光栅129而被聚光于透过型衍射光栅128，并被透过型衍射光栅128合波而输出。若使用这样的结构的脉冲宽度压缩部116b，则对脉冲光能够有效地赋予负的群速度色散。另夕卜，在脉冲宽度压缩部116a使用透过型衍射光栅，因而不需要如反射型衍射光栅那样在表面施加金等高反射涂层。
[0114]电容性负载驱动电路IA对光取出机构121的光调制元件151 (电容性负载52)提供用于控制光的偏振状态的驱动电压Vd。驱动电压Vd是在上述各实施方式中所示的阶梯波脉冲或者矩形波脉冲。电容性负载驱动电路IA为了光取出机构121在时机良好地取入到来自种子激光114的种子光，而从脉冲电压生成电路54接受与种子激光114输出种子光的(即种子光输入到光放大部110的)时机同步的控制信号Sc,并在与该控制信号Sc相对应的时刻输出驱动电压Vd。在驱动电压Vd为阶梯波脉冲的情况下，控制信号Sc由多个脉冲电压VP1、以及多个脉冲电压VP2所构成。另外，在驱动电压Vd为矩形波脉冲的情况下，控制信号Sc由一个脉冲电压VP1、以及一个脉冲电压VP2所构成。驱动电压Vd是具有例如是种子光的重复频率的数十兆赫兹被分频后的具有数千赫兹到数百赫兹的重复频率的例如电压4kV左右这样的高电压的脉冲电压。
[0115]脉冲电压生成电路54从种子激光114接受与种子光的输出时刻同步的触发信号。再有，触发信号例如通过从种子激光114输出的种子光的一部分由光检测器等进行光电转换来获得。脉冲电压生成电路54基于该触发信号生成用于与向光放大部110的种子光的输入时刻同步并输出驱动电压Vd的控制信号Sc，并赋给电容性负载驱动电路1A。[0116]在具备以上的结构的光放大装置100中，从种子激光114以数十兆赫兹左右的重复频率来输出脉冲状的种子光。同时，基于该种子光的触发信号输入到脉冲电压生成电路54。然后，被分频成数千赫兹到数百赫兹的控制信号Sc从脉冲电压生成电路54被送往电容性负载驱动电路1A，匹配于该控制信号Sc的时刻而从电容性负载驱动电路IA输出阶梯波状或者矩形波状的驱动电压Vd。光放大部110仅在该驱动电压Vd施加于光调制元件151(电容性负载52)时作为谐振器进行动作。另外，在驱动电压Vd不施加于光调制元件151时，藉由来自能量供给部130的激励光而使能量蓄积于光放大介质111。
[0117]在将种子光应该取入到光放大部110的光谐振器内的时刻，对光调制元件151 (电容性负载52)施加驱动电压Vd。由此，种子光被取入到光谐振器内。种子光一边谐振一边吸收光放大介质111的能量，渐渐放大而成为峰值功率得以提高的脉冲光。在脉冲光被充分放大的一定时期之后，停止驱动电压Vd对光调制元件151(电容性负载52)的施加。由此，脉冲光从光谐振器取出。
[0118]在以上所说明的本实施方式的光放大装置100中，作为驱动光调制元件151的电路，可以使用可生成高电压的阶梯状脉冲的第I实施方式所涉及的电容性负载驱动电路IAo由此,可以在时间上缓慢变更用于产生倾腔(cavity-dumped)振荡的光谐振器的Q值。然后，利用这样的特性，控制光谐振器内部的光脉冲能量以及向光谐振器外部的能量取出效率，由此可以使从光放大装置100输出的光脉冲的波形某种程度自由地变化。图15是表示在不使种子光入射的配置中从光放大装置100输出的光脉冲的波形的一个例子的图表。在图15中，横轴是表示时间(lOOns/div)，纵轴表示从光检测器输出的信号电压。如同图所示，根据本实施方式的光放大装置100，还可以输出时间宽度为亚微秒(例如数百纳秒)的脉冲光。
[0119]另外，在光放大装置100中，通过脉冲状的种子光入射到光谐振器，能够沿着种子光的波形在光谐振器内部产生再生放大动作，并将基于种子光的被放大的脉冲光以由光谐振器决定的时间间隔作为脉冲列输出。然后，能够通过电容性负载驱动电路IA将该脉冲列的包络线控制成任意的形状。图16是表示这样的脉冲列的一个例子的图表。在图16中，横轴表不时间(40ns/div),纵轴表不从光检测器输出的信号电压。如同图所不,根据本实施方式的光放大装置100，还可以将时间宽度为皮秒的多个脉冲光在数百纳秒这样的长时间脉冲串状地连续输出。
[0120]再有，通过使电容性负载驱动电路IA以矩形波生成模式动作，从而也可以进行由矩形波脉冲所得到的高速开关。在此情况下，能够容易地实现通常的光放大装置的动作或者倾腔振荡。
[0121]如以上所述，根据本实施方式的光放大装置100，能够将输出脉冲波形变更成任意的形状，因而可以选择例如与高输出激光加工中的加工对象材料种类相对应的适当的输出脉冲波形。特别是在加工由多种材料构成的复合材料时，通过一边变更成对各材料每种都适当的输出脉冲波形一边进行加工，从而能够精度极为良好地进行加工。
[0122](第I实施例)
[0123]接着，就在第I实施方式所涉及的电容性负载驱动电路IA中使脉冲电压VP1，VP2的输入次数、峰值电压值和时间宽度发生各种变化时的阶梯波脉冲的例子进行说明。图17是表示用于生成从-1.5kV到+1.5kV阶梯状上升再到-1.5kV阶梯状下降的阶梯波脉冲的6个输入条件⑴?(6)的图表。在图17中，表不6个输入条件⑴?(6)各种当中的脉冲电压VP1，VP2的峰值电压值和时间宽度、响应于该脉冲电压VP1，VP2而输出的阶梯波脉冲输出的最大上升电位差和最大下降电位差、以及段数。
[0124]再有，在图7中，V_0N表示脉冲电压VPI的峰值电压值，V_0FF表示脉冲电压VP2的峰值电压值。另外，W_0N表示脉冲电压VPl的时间宽度，W_0FF表示脉冲电压VP2的时间宽度。另外，阶跃电压(+)表示阶梯波脉冲输出上升时的各段当中最大的电位差，阶跃电压(_)表示阶梯波脉冲输出下降时的各段当中最大的电位差，段数(+)和段数(_)分别是表示阶梯波脉冲输出上升时的段数和下降时的段数。再有，脉冲电压VP1，VP2的输入间隔在任一个条件下均为1.35 μ S。
[0125]图18?图23是表示在图17所示的6个输入条件⑴?(6)下的阶梯波脉冲输出的测量波形的图表。在图18?图23中，横轴表示时间(图18和图21为5μ s/div，其他图为2μ s/div)，纵轴表示电压。从这些图表得知，根据第I实施方式所涉及的电容性负载驱动电路1A，可以自由地设定阶梯波脉冲输出的波形(段数和各段的电位差)。
[0126](第2实施例)
[0127]接着，就评价第I实施方式所涉及的电容性负载驱动电路IA的消耗电力的实施例作如下说明。图24是表示在本实施例中作为消耗电力的评价的对象的阶梯波脉冲输出的波形的图表。在本实施例中，以阶梯波脉冲输出的峰值与基准电位的电位差为3kV并以升压时在7ns以下的时间内一次上升且降压时阶跃电压为200V而按15段的阶梯状进行变化。再有，阶梯波脉冲输出的峰值时间大约为100ns。例如，在第4实施方式所涉及的光放大装置中，在输出时间宽度为亚微秒的脉冲光的情况下，如图24所示，适于上升高速(< IOns)且下降阶梯地缓慢变化的波形。
[0128]然后，在使图24所示的阶梯波脉冲以IOkHz (每秒I万次)的重复频率产生的情况下，在电容性负载驱动电路整体上的消耗电力为2W左右。得知这样的消耗电力值与使用现有的电路使矩形波脉冲以IOkHz产生的情况同等，电容性负载驱动电路IA能够不增加消耗电力而生成阶梯波脉冲。这样的消耗电力值即使与例如先前所述的专利文献2所记载的阶梯波发生电路相比较，也可以说是极小的。
[0129]S卩，在利用放大器的输出来生成阶梯波脉冲的专利文献2的阶梯波发生电路中，在产生高电压的期间有必要常常持续流过电流，因而认为需要大的消耗电力。专利文献2的阶梯波发生电路本来并不是使用于这样高速且要求高重复动作的用途的电路，但是即使假设能够以重复频率IOkHz下产生峰值电压为3kV、响应速度为IOns以及持续时间为I μ s的高电压脉冲，其消耗电力也估算为约90W。这是相当于电容性负载驱动电路IA的消耗电力的45倍的值。
[0130]本发明所涉及的电容性负载驱动电路并不限于以上所述的实施方式，其他各种各样的变形是可能的。例如，在本发明所涉及的电容性负载驱动电路中，能够进行用于实现电路整体的有效动作的所谓附加连接。
[0131]另外，在上述的各实施方式中，作为第I和第2晶体管例示了场效应晶体管(FET)，但是第I和第2晶体管也可以是例如绝缘栅双极晶体管(IGBT)。原因在于，IGBT与FET同样地在集电极-发射极电压高的情况下响应于栅极输入电压而电流量增加。在该情况下，在上述的各实施方式中，漏极被置换成集电极，源极被置换成发射极。[0132]在上述实施方式所涉及的第I电容性负载驱动电路中，使用如下结构:是具备连接于电容性负载的输出端并通过从输出端选择性地输出阶梯波和矩形波中的任一个来驱动电容性负载的电路，并具备:(I)第I恒电位线，其提供第I恒电压；(2)第I晶体管，其一个电流端子连接于输出端且另一个电流端子连接于第I恒电位线；(3)第I变压器，其具有输入侧线圈和输出侧线圈且输出侧线圈连接于第I晶体管的控制端子；(4)第I输入端，其经由电容元件而连接于第I变压器的输入侧线圈的一端并输入第I脉冲电压；(5)第2恒电位线，其提供比第I恒电压低的第2恒电压；(6)第2晶体管，其一个电流端子连接于输出端而另一个电流端子连接于第2恒电位线；(7)第2变压器，其具有输入侧线圈和输出侧线圈且输出侧线圈连接于第2晶体管的控制端子；(8)第2输入端，经由电容元件而连接于第2变压器的输入侧线圈的一端并输入第2脉冲电压。再有，成为通过第I和第2脉冲电压而输入到第I和第2晶体管的控制端子的脉冲电压的大小为第I和第2晶体管各个的阈值电压以上的结构。
[0133]另外，在上述实施方式所涉及的第2电容性负载驱动电路中，使用如下结构:是具备连接于电容性负载的输出端并通过从输出端选择性地输出阶梯波和矩形波的任一个来驱动电容性负载的电路，并具备:(I)第I恒电位线，其提供第I恒电压；(2) M个(M为2以上的整数)第I晶体管，其串联连接在输出端与第I恒电位线之间；(3)M个第I变压器，其各自具有输入侧线圈和输出侧线圈且输出侧线圈连接于M个第I晶体管各个的控制端子；(4)第I输入端，其经由电容元件而连接于M个第I变压器各个的输入侧线圈的一端并输入第I脉冲电压；(5)第2恒电位线，其提供比第I恒电压低的第2恒电压；(6) N个(N为2以上的整数)第2晶体管，其串联连接在输出端与第2恒电位线之间；(7) N个第2变压器，其各自具有输入侧线圈和输出侧线圈且输出侧线圈连接于N个第2晶体管各个的控制端子；(8)第2输入端，其经由电容元件而连接于N个第2变压器各个的输入侧线圈的一端并输入第2脉冲电压。再有，成为通过第I和第2脉冲电压而输入到第I和第2晶体管的控制端子的脉冲电压的大小为第I和第2晶体管各个的阈值电压以上的结构。
[0134]另外，在第2电容性负载驱动电路中，可选地，M个第I变压器和N个第2变压器的输入侧线圈的另一端连接于互为共用的第3恒电位线。
[0135]另外，在上述实施方式所涉及的第3电容性负载驱动电路中，使用如下结构:具备各自具备上述的任一个电容性负载驱动电路结构的第I和第2驱动电路，且第I驱动电路的输出端连接于电容性负载的一个电极而第2驱动电路的输出端连接于电容性负载的另一个电极。通过这样对电容性负载的一对电极两者个别地赋予阶梯波状(或者矩形波状)的电压，能够使电容性负载的两端电压的变化量变得更大(例如2倍)。
[0136]另外，在第3电容性负载驱动电路中，可选地，第I和第2驱动电路具备互为共用的第I恒电位线和相互共用的第2恒电位线。由此，能够使电容性负载驱动电路小型化。
[0137]另外，在第I?第3电容性负载驱动电路中，可选地，电容性负载是利用电光效应的调制元件。再有，本发明所涉及的各电容性负载驱动电路除了泡克耳斯盒等电光调制元件以外还可以被适用于具有一定电容的各种各样的负载的驱动。
[0138]产业上的可利用性
[0139]本发明可以作为能够对例如电光调制元件这样的电容性负载赋予阶梯状的高电压脉冲且可以将段数或各段的电压变化量、还有各段的时间宽度进行各种各样的变更的电容性负载驱动电路来利用。
【权利要求】
1.一种电容性负载驱动电路，其特征在于: 是具备连接于电容性负载的输出端并通过从所述输出端选择性地输出阶梯波和矩形波中的任一个来驱动所述电容性负载的电路， 具备: 第I恒电位线，其提供第I恒电压； 第I晶体管，其一个电流端子连接于所述输出端，另一个电流端子连接于所述第I恒电位线； 第I变压器，其具有输入侧线圈和输出侧线圈，所述输出侧线圈连接于所述第I晶体管的控制端子； 第I输入端，其经由电容元件而连接于所述第I变压器的所述输入侧线圈的一端，并输入第I脉冲电压； 第2恒电位线，其提供比所述第I恒电压低的第2恒电压； 第2晶体管，其一个电流端子连接于所述输出端，另一个电流端子连接于所述第2恒电位线； 第2变压器，其具有输入侧线圈和输出侧线圈，所述输出侧线圈连接于所述第2晶体管的控制端子；以及 第2输入端，其经由电容元件而连接于所述第2变压器的所述输入侧线圈的一端，并输入第2脉冲电压， 通过所述第I和第2脉冲电压而输入到所述第I和第2晶体管的控制端子的脉冲电压的大小为所述第I和第2晶体管各个的阈值电压以上。
2.一种电容性负载驱动电路，其特征在于: 是具备连接于电容性负载的输出端并通过从所述输出端选择性地输出阶梯波和矩形波中的任一个来驱动所述电容性负载的电路， 具备: 第I恒电位线，其提供第I恒电压； M个第I晶体管，其串联连接在所述输出端与所述第I恒电位线之间，其中，M为2以上的整数； M个第I变压器，其各自具有输入侧线圈和输出侧线圈，所述输出侧线圈连接于所述M个第I晶体管各个的控制端子； 第I输入端，其经由电容元件而连接于所述M个第I变压器各个的所述输入侧线圈的一端，并输入第I脉冲电压； 第2恒电位线，其提供比所述第I恒电压低的第2恒电压； N个第2晶体管，其串联连接在所述输出端与所述第2恒电位线之间，其中，N为2以上的整数； N个第2变压器，其各个具有输入侧线圈和输出侧线圈，所述输出侧线圈连接于所述N个第2晶体管各个的控制端子；以及 第2输入端，其经由电容元件而连接于所述N个第2变压器各个的所述输入侧线圈的一端，并输入第2脉冲电压， 通过所述第I和第2脉冲电压而输入到所述第I和第2晶体管的控制端子的脉冲电压的大小为所述第I和第2晶体管各个的阈值电压以上。
3.如权利要求2所述的电容性负载驱动电路，其特征在于: 所述M个第I变压器和所述N个第2变压器的所述输入侧线圈的另一端连接于互为共用的第3恒电位线。
4.一种电容性负载驱动电路，其特征在于: 具备第I和第2驱动电路，所述第I和第2驱动电路各自具备权利要求1~3中的任一项所述的电容性负载驱动电路的结构， 所述第I驱动电路的所述输出端连接于所述电容性负载的一个电极， 所述第2驱动电路的所述输出端连接于所述电容性负载的另一个电极。
5.如权利要求4所述的电容性负载驱动电路，其特征在于: 所述第I和第2驱动电路具备互为共用的所述第I恒电位线、以及互为共用的所述第2恒电位线。
6.如权利要求1~5中的任一项所述的电容性负载驱动电路,其特征在于: 所述电容性负载是利用电光效应的调制元件。
【文档编号】H03K4/02GK103918181SQ201280054093
【公开日】2014年7月9日 申请日期:2012年8月23日 优先权日:2011年11月2日
【发明者】山岸彰伍, 藤本正俊, 高桥聪 申请人:浜松光子学株式会社