专利名称：基于线性反馈移位寄存器的n比特计数器及控制方法
技术领域：
本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法。
背景技术：
传统的二进制计数器在工程应用中存在缺陷，在某些领域，要求计数器的位数较高，但又同时受到电路面积的限制，这样，在工作频率较高的应用中，传统的二进制计数器很难满足适用性和稳定性。对于二进制异步计数器，虽然结构简单、面积较小，但当工作频率提高，在多个信号到来时，计数状态有可能发生变化，易出现竞争情况，且随着位数的增力口，最后一级D触发器的时钟延迟最大，其延迟大小决定了电路的最小周期和最闻工作频率。而对于二进制同步计数器，控制反馈环路的组合逻辑的延迟决定了电路工作的最高频率:随着位数的增加，高位D触发器反馈控制逻辑的延迟变大，工作频率下降，并且随着计数器位数的增加，其进位反馈控制逻辑规模也线性增加。为了适应越来越高的工作频率，也提出了许多改进设计，如超前进位电路等，但这些设计都是以增加电路面积为代价的。目前，高速高精度计数器的应用场合日益增多，如果将面积因素考虑在内，那普通的加减计数器均不能满足应用的需求。此外，普通加减计数器计数状态的存储与传输需要额外增加寄存器单元，这又大大增加了面积消耗。而伪随机码计数器，也可称为线性反馈移位寄存器(LFSR, Linear FeedbackShift Register)，则可以较好地完成工作频率与电路面积大小的兼顾。现在，线性反馈移位寄存器的理论比较成熟，已经有各种位数长度随机序列的反馈抽头公式，即本原多项式。对于N bitLFSR，设M=2N-1，其本原多项式为多项式xM+l的不能因式分解的一个因式，而根据此本原多项式设计反馈电路，则可以产生周`期最长的二进制数字序列，通常简称为m序列，如下表给出了 20比特位以内线性反馈移位寄存器的本原多项式表:
权利要求
1.基于线性反馈移位寄存器的N比特计数器，包括线性反馈移位寄存器计数模块，其中，线性反馈移位寄存器计数模块包括一个D触发器组和至少一个同或门，同或门的数量由N和线性反馈移位寄存器的本原多项式表所决定，各个同或门彼此级联连接山触发器组包括N个串联连接的D触发器，各D触发器的正向输出端与下一级D触发器的正向输入端连接，根据线性反馈移位寄存器的本原多项式表，同时将对应的D触发器的正向输出端分别与各级同或门的各输入端相连接，D触发器组的正向输出端同时进行数据信号输出；其特征在于:还包括与线性反馈移位寄存器计数模块相连接的反馈回路控制模块，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；其中，线性反馈移位寄存器计数模块中，D触发器组的正向输入端与计数传输模式切换模块的输出端相连接，各个D触发器的时钟输入端和复位输入端分别与时钟频率切换模块相连接；输入数据信号和最后一级同或门的输出端分别与计数传输模式切换模块的输入端相连接；时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式。
2.根据权利要求1所述基于线性反馈移位寄存器的N比特计数器，其特征在于:所述时钟频率切换模块包括一个总D触发器、一个与门和一个第一二选一开关；其中，高频时钟信号和总D触发器的反相输出端分别与与门的输入端相连接，低频时钟信号和与门的输出端分别与第一二选一开关的输入端相连接，第一二选一开关的输出端与所述线性反馈移位寄存器计数模块中各个D触发器的时钟输入端分别连接。
3.根据权利要求2所述基于线性反馈移位寄存器的N比特计数器，其特征在于:所述时钟频率切换模块中总D触发器的复位输入端与所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端分别连接。
4.根据权利要求1所述基于线性反馈移位寄存器的N比特计数器，其特征在于:所述计数传输模式切换模块为第二二选一开关。
5.基于权利要求2或3所述基于线性反馈移位寄存器的N比特计数器的控制方法，其特征在于，包括如下步骤: 步骤1.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，线性反馈移位寄存器计数模块进入高频计数模式； 步骤2.向所述时钟频率切换模块中总D触发器的时钟输入端输入时钟停止信号，总D触发器经其反相输出端、与门、以及第一二选一开关将时钟停止信号输送至线性反馈移位寄存器计数模块中各个D触发器的时钟输入端，屏蔽高频时钟信号，线性反馈移位寄存器计数模块停止计数； 步骤3.分别控制所述计数传输模式切换模块和所述时钟频率切换模块中的第一二选一开关，线性反馈移位寄存器计数模块进入中低速传输模式，同时，第一二选一开关的输入端接收输入数据信号。
6.根据权利要求5所述基于线性反馈移位寄存器的N比特计数器的控制方法，其特征在于:所述步骤3之后还包括如下步骤: 步骤4.向所述时钟频率切换模块中总D触发器的复位输入端输入复位信号，总D触发器将复位信号输送至所述线性反馈移位寄存器计数模块中各个D触发器的复位输入端，对各个D触发器进行复位。
全文摘要
本发明涉及基于线性反馈移位寄存器的N比特计数器及控制方法，其中，N比特计数器包括线性反馈移位寄存器计数模块、以及与线性反馈移位寄存器计数模块相连接的反馈回路控制模块；其中，反馈回路控制模块包括时钟频率切换模块和计数传输模式切换模块；本发明中，时钟频率切换模块用于切换线性反馈移位寄存器计数模块的时钟信号，计数传输模式切换模块用于切换线性反馈移位寄存器计数模块工作于计数或传输模式，有效解决了工作频率和电路面积之间的兼容，而且能够有效的实现了计数与传输的双工作模式，提高了实际工作中的效率。
文档编号H03K23/64GK103138748SQ20131003362
公开日2013年6月5日 申请日期2013年1月29日 优先权日2013年1月29日
发明者吴金, 杨俊浩, 郑丽霞, 包生辉, 刘钊, 周长梅, 孙伟锋 申请人:东南大学