具有嵌入式谐波抑制滤波器的开关放大器的制造方法
【专利摘要】公开了具有嵌入式谐波抑制滤波器的开关放大器。在一示例性设计中，该开关放大器包括发生器电路和多个输出电路。该发生器电路接收输入信号和处于载波频率处的载波信号，并生成驱动信号的与不同延迟相关联的多个版本。该驱动信号可以是脉冲宽度调制(PWM)信号。该驱动信号的这多个版本可以通过延迟载波信号或者输入信号或者驱动信号来生成。这些输出电路接收该驱动信号的这多个版本并提供输出信号。这些输出电路具有耦合在一起的输出并且基于该驱动信号的这多个版本实现有限冲激响应(FIR)滤波器。FIR滤波器具有在载波频率的谐波处为零的频率响应。
【专利说明】具有嵌入式谐波抑制滤波器的开关放大器
[0001] 背景
[0002] I?领域
[0003] 本公开一般涉及电子电路，尤其涉及放大器。
[0004]II?背景
[0005] 放大器通常使用在各种应用中，诸如通信、音频等。放大器可以被分类为不同类 另IJ，诸如A类、B类、AB类及D类。A类、B类和AB类放大器是在线性区操作的线性放大器。D类放大器是在三极管区和截止区操作的开关放大器。因此，D类放大器一般可以达到比线 性放大器高得多的功率效率。
[0006]D类放大器一般与诸如脉冲宽度调制（PWM)或者脉冲密度调制（PDM)的调制技术 联用。PWM调制器一般接收模拟输入信号以及载波信号，并生成控制对D类放大器的开关 的PWM驱动信号。PWM驱动信号具有（i)由模拟输入信号的幅值决定的可变占空循环，以及 (ii)由载波信号的频率决定的固定开关频率。载波信号可以具有锯齿波形或者三角波形。 来自D类放大器的输出信号一般包括载波信号的强谐波。输出滤波器一般耦合到D类放大 器的输出并且被用来衰减载波信号的谐波。然而，输出滤波器一般占据大电路面积才能提 供对载波信号谐波充分的衰减。
[0007] 附图简述
[0008] 图1和图2分别示出了具有开环架构的开关放大器和具有闭环架构的开关放大器 的示意图。
[0009] 图3A和图3B分别示出了不同类别的放大器的效率和功率耗散。
[0010] 图4示出了用于嵌入式谐波抑制滤波器的有限冲激响应（FIR)滤波器。
[0011] 图5示出了图4中FIR滤波器的传递函数。
[0012] 图6A到6C示出了具有嵌入式谐波抑制滤波器的开关放大器的三个示例性设计。
[0013] 图7A到7E示出了与图6A中的开关放大器相关的各种信号。
[0014] 图8示出了级联耦合的两个开关放大器的框图。
[0015] 图9示出了图8中开关放大器的频率响应。
[0016] 图10示出延迟电路块的示意图。
[0017] 图11示出用于生成输出信号的过程。
[0018] 详细描述
[0019] 以下阐述的详细描述旨在作为本公开的示例性设计的描述，而无意表示可在其中 实践本公开的仅有设计。术语"示例性"在本文中用于表示"用作示例、实例或解说"。本文 中描述为"示例性"的任何设计不必被解释为优于或胜过其他设计。本详细描述包括具体 细节以提供对本公开的示例性设计的透彻理解。对于本领域技术人员将明显的是，没有这 些具体细节也可实践本文描述的示例性设计。在一些实例中，公知的结构和器件以框图形 式示出以免湮没本文中给出的示例性设计的新颖性。
[0020] 于此公开了具有嵌入式谐波抑制滤波器的开关放大器。该开关放大器可以实现D 类放大器，并且可以具有高效率但也具有强载波信号谐波。该嵌入式谐波抑制滤波器衰减 载波信号谐波，从而可以使用相对简单且相对小的输出滤波器来对来该自开关放大器的输 出信号进行滤波。该开关放大器可以被用于各种应用，诸如无线通信、近场通信（NFC)、调频 (FM)、电源管理集成电路（PMIC)、音频、功率放大器等。该开关放大器也可以被用在各种架 构中，包括开环架构和闭环架构。
[0021] 图1示出具有开环架构的开关放大器100的示例性设计的示意图。功率放大器100 包括调制器120和输出电路130。在图1所示的示例性设计中，调制器120用比较器122来 实现，该比较器122的反相输入接收输入信号S(t)，且其非反相输入接收载波信号C(t)。比 较器122将输入信号对照载波信号进行比较，并且基于比较的结果生成驱动信号D(t)。
[0022] 载波信号具有固定的频率，其也被称为开关频率。载波信号可以具有锯齿波形 (如图1所示）、三角波形、方波形等。驱动信号具有（i)由载波信号的频率决定的固定开 关频率，以及（ii)由输入信号的幅值决定的可变占空循环。驱动信号本质上是数字的，并 且在逻辑高（例如电源电压Vdd)和逻辑低（例如电路接地）之间翻转。
[0023] 在图1中所示的示例性设计中，输出电路130用两个串联耦合并且耦合在Vdd电 源和电路接地之间的开关132和134实现。开关132具有耦合到节点N1的一个端子、耦合 到Vdd电源的另一个端子、以及接收驱动信号的控制输入。开关134具有耦合到N1节点的 一个端子、耦合到电路接地的另一个端子、以及接收驱动信号的控制输入。开关132可以用 P沟道金属氧化物半导体（PM0S)晶体管和/或某种其他类型的晶体管实现。开关134可以 用N沟道金属氧化物半导体（NM0S)晶体管和/或某种其他类型的晶体管实现。输出电路 130在节点N1处提供输出信号Y(t)。
[0024] 在图1所示的示例性设计中，输出滤波器140耦合到开关放大器100,并且用形成 低通滤波器的电感器142和电容器144实现。电感器142具有接收来自输出电路130的输 出信号的一端和耦合到节点N2的另一端。电容器144被耦合在节点N2与电路接地之间。 通常，输出滤波器140可以用任何数目的电路组件实现，并且可以包括低通滤波器、带通滤 波器、高通滤波器等。直流OC)阻塞电容器146耦合在节点N2和负载150之间。
[0025] 开关放大器100如下操作。比较器122在载波信号的每个周期或循环中生成驱动 信号中的脉冲。该脉冲的宽度由输入信号的幅值决定。驱动信号包括处于载波频率的脉冲 流，并且可以被称为PWM信号。当输入信号高于载波信号时，驱动信号处于逻辑低，开关132 被接通，开关134被关断，并且向来自输出电路130的输出信号提供Vdd电压。相反地，当 输入信号低于载波信号时，驱动信号处于逻辑高，开关134被接通，开关132被关断，并且向 来自输出电路130的输出信号提供与电路接地相对应的低电压。输出电路130基于驱动信 号来作为电流的源或阱。
[0026] 来自输出电路130的输出信号本质上是数字的，并且包括想要的输入信号也包括 不想要的载波信号谐波。载波信号谐波处在载波/开关频率的整数倍处。输出滤波器140 对输出信号进行滤波以放行想要的输入信号并且衰减不想要的载波信号谐波和其他外来 高频分量。开关频率可以比想要的输入信号的带宽高得多。在这种情形中，输出滤波器140 可以用简单的低阶滤波器（例如由电感器142和电容器144组成的二阶LC滤波器）实现。
[0027] 图2示出具有闭环架构的开关放大器102的示例性设计的示意图。功率放大器 102包括图1中的功率放大器100内的调制器120和输出电路130。功率放大器102进一 步包括反馈电路110。
[0028] 在图2所示的示例性设计中，反馈电路110包括加法器112和环路滤波器114。加 法器112接收输入信号S(t)以及来自输出电路130的输出信号Y(t)，将输出信号从输入信 号中减去，并提供误差信号。加法器112可以用放大器来实现，该放大器的反相输入接收该 输出信号，其非反相输入接收该输入信号。环路滤波器114对误差信号进行滤波并且将经 滤波的误差信号提供到调制器120内的比较器122的反相输入。在开关放大器102中使用 反馈可以改善输出信号的总谐波失真（THD)和电源抑制比（PSRR)。
[0029] 图1中的开关放大器100和图2中的开关放大器102是D类放大器的两个示例性 设计。D类放大器具有比其他类别的放大器更好的性能是公知的。
[0030] 图3A示出了不同类别的放大器的效率对输出功率的标绘。在图3A中，横轴表示 输出功率并且是以瓦特（W)为单位来给出的。纵轴表示效率并且是以百分比（％ )为单位 给出的。标绘310示出了AB类放大器的效率对输出功率。标绘312示出了D类放大器的 效率对输出功率。图3A示出了D类放大器具有比AB类放大器高得多的效率。图3A也示 出了D类放大器能在宽范围的输出功率水平上达成高效率。
[0031] 图3B示出了不同类别的放大器的功率耗散对输出功率的标绘。在图3B中，横轴 表示输出功率并且是以瓦特为单位来给出的。纵轴标示放大器的功率耗散并且是以瓦特为 单位来给出的。标绘320示出了AB类放大器的功率耗散对输出功率。标绘322示出了D 类放大器的功率耗散对输出功率。图3B示出了D类放大器具有比AB类放大器低得多的功 率耗散。图3B也示出了D类放大器的功率耗散在宽范围的输出功率水平上小幅上升。
[0032] 如图3A和3B所示，实现D类放大器的开关放大器可以具有比其他类别的放大器 更好的性能。然而，来自开关放大器的输出信号包括想要的输入信号分量，也包括不想要的 载波信号分量。如图1和图2所示，输出滤波器140可以被用来衰减不想要的载波信号谐 波。输出滤波器140可以包括大电路组件（例如一个或多个大电感器和/或一个或多个大 电容器），以提供对载波信号谐波的所想要的量的滤波。例如，输入信号可以具有100兆赫 兹（MHz)的带宽，并且载波信号可以具有1千兆赫兹（GHz)的固定频率。为了获得对处于 1GHz的载波信号的50分贝（dB)衰减，输出滤波器140可以用值为100纳亨（nH)的电感 器142以及值为80皮法（pF)的电容器144来实现。由于相对大的电感器和相对大的电容 器，输出滤波器140可以由此占据大电路面积。更进一步，输出滤波器140将具有相对窄的 56MHz带宽，其比输入信号的100MHz带宽小。因此，输入信号的较高频率分量可能被输出滤 波器140相对较窄的带宽所衰减。
[0033] 在本公开的一方面，开关放大器包括能够衰减载波信号的谐波的嵌入式谐波抑制 滤波器。谐波抑制通过生成具有不同延迟的多个驱动信号，将这些驱动信号施加于多个输 出电路，以及将这些输出电路的输出加总来获得加总信号来达成。加总信号具有等于一个 驱动信号的频谱乘以在谐波频率处具有零值的传递函数的频谱。由于载波信号谐波被传递 函数所衰减，因此可以放松对耦合到开关放大器的输出滤波器的要求。由于放松的要求，输 出滤波器可以因此用更小的电路组件来实现并且可以占据更小的电路面积。
[0034] 图4示出了可以用于嵌入式谐波抑制滤波器的FIR滤波器400的示例性设计。FIR 滤波器400包括N-1个串联耦合的延迟元件410a到410m，其中N可以是大于1的任何整数 值。每一个延迟元件410提供了 1/N的延迟，其中I；是载波信号的一个周期。
[0035] 输入信号S(t)被提供到FIR滤波器400中的第一延迟元件410a。每一个延迟元 件410提供各自的具有不同延迟的经延迟输入信号。输入信号和来自这N-1个延迟单元 410a到410m的N-1个经延迟输入信号形成了N个与不同延迟量相关联的经延迟信号的集 合。N个经延迟信号的该集合被表示为S(t)、S(t-T(l/N)、S(t-2T (l/N)、--?、S(t-(N-l)?T(l/ N)，并且由加法器420加总以生成输出信号Y⑴，其可以被表达为：
【权利要求】
1. 一种装置，其特征在于，包括： 发生器电路，其配置成生成驱动信号的与不同延迟相关联的多个版本；以及 多个输出电路，其配置成接收所述驱动信号的与不同延迟相关联的所述多个版本并提 供输出信号，所述多个输出电路具有耦合在一起的输出，并基于所述驱动信号的所述多个 版本来实现有限冲激响应（FIR)滤波器。
2. 如权利要求1所述的装置，其特征在于，所述驱动信号的所述多个版本是基于处于 载波频率处的载波信号来生成的，并且所述FIR滤波器具有在所述载波频率的谐波处具有 零值的频率响应。
3. 如权利要求1所述的装置，其特征在于，所述发生器电路包括： 多个调制器，其配置成接收载波信号的与不同延迟相关联的多个版本以及施加于所有 调制器的输入信号，并且提供所述驱动信号的所述多个版本。
4. 如权利要求3所述的装置，其特征在于，所述发生器电路进一步包括： 至少一个延迟电路，其配置成接收所述载波信号并提供所述载波信号的所述多个版本 中的至少一个版本。
5. 如权利要求1所述的装置，其特征在于，所述发生器电路包括： 多个调制器，其配置成接收输入信号的与不同延迟相关联的多个版本和施加于所有调 制器的载波信号，并且提供所述驱动信号的所述多个版本。
6. 如权利要求5所述的装置，其特征在于，所述发生器电路进一步包括： 至少一个延迟电路，其配置成接收所述输入信号并提供所述输入信号的所述多个版本 中的至少一个版本。
7. 如权利要求1所述的装置，其特征在于，所述发生器电路包括： 调制器，其配置成接收输入信号和载波信号并提供所述驱动信号；以及 至少一个延迟电路，其配置成接收所述驱动信号并提供所述驱动信号的所述多个版本 中的至少一个版本。
8. 如权利要求1所述的装置，其中所述驱动信号包括脉冲宽度调制（PWM)信号。
9. 如权利要求1所述的装置，其特征在于，所述多个输出电路中的每个输出电路包括： 第一晶体管，其耦合在电源电压和所述输出电路的输出之间；以及 第二晶体管，其耦合在电路接地与所述输出电路的输出之间。
10. 如权利要求1所述的装置，其特征在于，所述多个输出电路具有相等的增益。
11. 如权利要求1所述的装置，其特征在于，所述多个输出电路具有至少两个不同的增
12. 如权利要求1所述的装置，其特征在于，进一步包括： 输出滤波器，其耦合到所述多个输出电路的所述输出。
13. 如权利要求12所述的装置，其特征在于，所述多个输出电路和所述输出滤波器实 现在集成电路（1C)芯片上。
14. 如权利要求1所述的装置，其特征在于，所述多个输出电路被用于开环架构中，并 且所述输出信号不被用于生成所述驱动信号的所述多个版本。
15. 如权利要求1所述的装置，其特征在于，所述多个输出电路被用于闭环架构中，并 且所述输出信号被反馈并被用于生成所述驱动信号的所述多个版本。
16. -种方法，其特征在于，包括： 基于输入信号和载波信号来生成驱动信号的与不同延迟相关联的多个版本；以及 将所述驱动信号的所述多个版本施加于多个输出电路以获得输出信号，所述多个输 出电路具有耦合在一起的输出，并基于所述驱动信号的所述多个版本来实现有限冲激响应 (FIR)滤波器。
17. 如权利要求16所述的方法，其特征在于，所述生成驱动信号的所述多个版本包括： 生成所述载波信号的与不同延迟相关联的多个版本或者所述输入信号的与不同延迟 相关联的多个版本；以及 基于所述载波信号的所述多个版本或所述输入信号的所述多个版本来生成所述驱动 信号的所述多个版本。
18. 如权利要求16所述的方法，其特征在于，所述生成驱动信号的所述多个版本包括： 基于所述输入信号和所述载波信号来生成所述驱动信号；以及 通过将所述驱动信号延迟不同的量来生成所述驱动信号的所述多个版本。
19. 一种设备，其特征在于，包括： 用于基于输入信号和载波信号来生成驱动信号的与不同延迟相关联的多个版本的装 置；以及 用于基于所述驱动信号的所述多个版本来生成输出信号的装置，所述用于生成输出信 号的装置基于所述驱动信号的所述多个版本来实现有限冲激响应（FIR)滤波器。
20. 如权利要求19所述的设备，其特征在于，所述用于生成驱动信号的所述多个版本 的装置包括： 用于生成所述载波信号的与不同延迟相关联的多个版本或者所述输入信号的与不同 延迟相关联的多个版本的装置；以及 用于基于所述载波信号的所述多个版本或所述输入信号的所述多个版本来生成所述 驱动信号的所述多个版本的装置。
【文档编号】H03F3/217GK104380599SQ201380028560
【公开日】2015年2月25日 申请日期:2013年5月24日 优先权日:2012年5月31日
【发明者】S·林 申请人:高通股份有限公司