驱动装置及驱动方法
【专利摘要】本公开提供了一种驱动装置及驱动方法。该驱动装置，用以根据控制信号以驱动功率半导体开关模块。此驱动装置包含电压调制单元及驱动模块。当电压调制单元接收到保护信号时，电压调制单元根据保护信号以产生关断脉冲信号。此外，前述驱动模块用以根据关断脉冲信号以关断功率半导体开关模块。再者，一种驱动方法亦在此公开。
【专利说明】
驱动装置及驱动方法
【技术领域】
[0001]本发明涉及一种电子装置及控制方法，且特别涉及一种驱动装置及驱动方法。
【背景技术】
[0002]在串联绝缘栅双极晶体管(InsulatedGate Bipolar Transistor, IGBT)的驱动装置中，驱动信号的传递方式扮演着重要的角色，若在驱动信号的传递过程中产生误差，则驱动装置将无法有效控制串联的IGBT。
[0003]一般而言，驱动装置可采用具有高低电平的逻辑电平信号，例如，脉冲宽度调变(Pulse Width Modulat1n,PWM)信号，作为控制信号来驱动串联IGBT。上述PWM信号的传递过程，简言之，是将PWM信号调制成正负脉冲信号，通过变压器进行传递，再由解调电路对正负脉冲信号进行解调而取得驱动信号，随后，通过上述驱动信号来驱动串联的IGBT。
[0004]然而，若驱动装置处于异常的状况下，将产生严重的电磁干扰，在此状况下，PWM信号调制后的最后一个负脉冲信号将受到干扰，而无法被解调电路成功解调，如此，应该被关断的串联的IGBT将不会被关断。
[0005]由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。
【发明内容】
[0006]
【发明内容】
旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解。此
【发明内容】
并非本公开内容的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。
[0007]本
【发明内容】
的一目的是在提供一种驱动装置及驱动方法，藉以改善现有技术中所存在的问题。
[0008]为达上述目的，本
【发明内容】
的一方面涉及一种驱动装置，其用以根据控制信号以驱动功率半导体开关模块。此驱动装置包含电压调制单元及驱动模块。当电压调制单元接收到保护信号时，电压调制单元根据保护信号以产生关断脉冲信号。此外，前述驱动模块用以根据关断脉冲信号以关断功率半导体开关模块。
[0009]为达上述目的，本
【发明内容】
的另一方面涉及一种驱动方法，此驱动方法是根据控制信号以驱动功率半导体开关。上述驱动方法包含以下步骤:当接收到保护信号时，根据保护信号以产生关断脉冲信号；以及根据关断脉冲信号以关断功率半导体开关模块。
[0010]因此，根据本发明的技术内容，本发明实施例通过提供一种驱动装置及驱动方法，藉以改善驱动信号于传递过程中被干扰，而导致无法正确驱动功率半导体开关的问题
[0011]在参阅下文实施方式后，本发明所属【技术领域】中技术人员当可轻易了解本发明的基本精神及其他发明目的，以及本发明所采用的技术手段与实施方式。
【专利附图】
【附图说明】
[0012]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，对于说明书附图的说明如下:
[0013]图1A是绘示依照本发明一实施例的一种驱动装置的示意图。
[0014]图1B是绘示依照本发明又一实施例的一种驱动装置的变压器单元示意图。
[0015]图1C是绘示依照本发明再一实施例的一种驱动装置的变压器单元示意图。
[0016]图2是依照本发明另一实施例绘示一种驱动装置的示意图。
[0017]图3是依照本发明再一实施例绘示一种驱动装置的示意图。
[0018]图4是依照本发明又一实施例绘示一种驱动装置的示意图。
[0019]图5A是依照本发明再一实施例绘示一种驱动装置的示意图。
[0020]图5B是依照本发明另一实施例绘示一种驱动装置的波形示意图。
[0021]图5C是依照本发明再一实施例绘示一种驱动装置的波形示意图。
[0022]图6是依照本发明又一实施例绘示一种驱动装置的示意图。
[0023]图7是依照本发明另一实施例绘示一种驱动装置的示意图。
[0024]图8是依照本发明再一实施例绘示一种驱动装置的示意图。
[0025]图9是依照本发明又一实施例绘示一种驱动装置的示意图。
[0026]图10是依照本发明另一实施例绘示一种驱动装置的示意图。
[0027]图11是依照本发明又一实施例绘示一种驱动装置的示意图。
[0028]图12A是依照本发明另一实施例绘示一种驱动装置的示意图。
[0029]图12B是依照本发明再一实施例绘示一种驱动装置波形的示意图。
[0030]图13是依照本发明又一实施例绘示一种驱动装置的示意图。
[0031]图14是依照本发明另一实施例绘示一种驱动装置的示意图。
[0032]图15是依照本发明再一实施例绘示一种驱动装置的示意图。
[0033]图16是依照本发明一实施例绘示一种驱动方法的流程示意图。
[0034]根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同图式间，以相同或相似的元件符号来指称相似的元件/部件。
[0035]附图标记说明:
[0036]100U00A?100N:驱动装置115:延时电路
[0037]110:电压调整电路118:全桥电路
[0038]111:逻辑单元120:变压器单元
[0039]IllA:逻辑门电路130:驱动模块
[0040]IllB:延时电路132:驱动单元
[0041]112:信号处理单元134:驱动单元
[0042]113:脉宽调变单元150:控制电路
[0043]114:关断电路160:逻辑单元
[0044]114A:输入端800:接地端
[0045]114B:下拉单元900:功率半导体开关模块
[0046]114C:提升单元910、920:功率半导体开关
[0047]114D:脉冲宽度调整器1600:方法
[0048]114E:反相器1610 ?1620:步骤
【具体实施方式】
[0049]为了使本公开内容的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来实现相同或均等的功能与步骤顺序。
[0050]除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属【技术领域】中技术人员所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。
[0051]另外，关于本文中所使用的「耦接」，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
[0052]为解决驱动信号于传递过程中被干扰，而导致无法正确驱动功率半导体开关的问题，本发明提出一种驱动装置，此驱动装置的驱动机制能够在有干扰的状况下，依旧正常驱动开关元件。上述驱动装置及其驱动机制将于后文中详述。
[0053]图1A是依照本发明一实施例绘示一种驱动装置100的示意图。大体而言，驱动装置100根据控制信号PWM(具有高低电平的逻辑电平信号)以驱动功率半导体开关模块900。如图1A所示，驱动装置100包含电压调制单元110、变压器单元120及驱动模块130。于连接关系上，电压调制单元110耦接于变压器单元120，变压器单元120耦接于驱动模块130。
[0054]于操作上，当电压调制单元110接收到保护信号Spm时，电压调制单元110根据保护信号Spm以产生关断脉冲信号。随后，变压器单元120将关断脉冲信号由电压调制单元110传递至驱动模块130。驱动模块130根据关断脉冲信号以关断功率半导体开关模块900。
[0055]在一实施例中，上述关断脉冲信号可为负向脉冲信号。此负向脉冲信号不限于电流或电压型式。另外，此负向脉冲信号的脉冲宽度比一般用以关断功率半导体开关的负脉冲信号的脉冲宽度更宽。随后，驱动模块130根据较宽的负向脉冲信号以关断功率半导体开关1?块900。
[0056]如此一来，即便在驱动信号于传递过程中被干扰的状况下，一旦驱动装置100的电压调整电路110接收到保护信号SPr。，电压调整电路110会产生关断脉冲信号，由于关断脉冲信号的脉冲宽度较大，而能确保驱动电路130根据关断脉冲信号以有效地关断功率半导体开关模块900。
[0057]请参阅图1A，在一实施例中，若电压调制单元110未接收到保护信号Spm，则控制信号PWM会经由电压调制单元110调制成正脉冲信号和负脉冲信号，其中正脉冲信号为开通脉冲信号，例如，开通脉冲信号的宽度可以为50ns—1us的任一值,用以开通功率半导体功率模块900 ;负脉冲信号为关断脉冲信号，例如，关断脉冲信号的宽度可以为50ns—1us的任一值，用以关断功率半导体开关模块900，并由变压器单元120将其传送至驱动模块130。随后，驱动模块130将正脉冲信号和负脉冲信号解调及放大而产生驱动信号，以开通及关断功率半导体开关模块900。于本实施例中，当驱动模块130接收到正脉冲信号时，将接收到的正脉冲信号锁存于高电平，当驱动模块130接收到负脉冲信号时，将接收到的负窄脉冲信号锁存于低电平，换言之，驱动模块130将接收到的正脉冲信号和负脉冲信号解调成具有高低电平的驱动信号，并对该驱动信号进行放大处理，让其足以驱动功率半导体开关1?块900。
[0058]在另一实施例中，驱动模块130可包含驱动单元132及驱动单元134，而功率半导体开关模块900可包含功率半导体开关910及功率半导体开关920。于连接关系上，驱动单元132耦接于功率半导体开关910，而驱动单元134耦接于功率半导体开关920。于操作上，驱动单元132用以驱动功率半导体开关910，而驱动单元134用以驱动功率半导体开关920。然而，本发明并不以图1A的电路配置所示为限，本领域技术人员当可依照实际需求以配置功率半导体开关模块900内的功率半导体开关数量，并相应地配置驱动模块130内的驱动单元数量，进而使驱动模块130得以有效率地驱动功率半导体开关模块900。
[0059]另一方面,功率半导体开关910与功率半导体开关920可串联连接，这两个串联的功率半导体开关910、920可为上桥臂/下桥臂的一部分，或者可为整体上桥臂/下桥臂。再者，功率半导体开关模块900可仅包含单一功率半导体开关，相应地，驱动模块130仅包含单一驱动单元，端视实际需求而定。
[0060]图1B是绘示依照本发明又一实施例的一种驱动装置100的变压器单元120示意图。需说明的是，图1A所示的变压器单元120可由图1B所示的结构来实现。如图所示，此变压器单元120的变压器包含一个原边绕组及至少一个副边绕组，例如变压器包含原边绕组I及副边绕组1_1?l_j1; J1为大于等于I的正整数，依此类推。此外，上述变压器的原边绕组I耦接于电压调制单元110，而变压器的副边绕组1_1?Ij1耦接于驱动模块130的驱动单元132、134。于另一实施例中，变压器单元120亦可包含多个变压器，这些变压器的结构相同于图1B所示的结构，于此不作赘述，该些变压器的原边绕组串联连接，串联连接而成的原边绕组结构的两端电性耦接至电压调制单元110。
[0061]图1C是绘示依照本发明再一实施例的一种驱动装置100的变压器单元120示意图。需说明的是，图1A所示的变压器单元120可由图1C所示的结构来实现。如图所示，变压器单元120可包含N个变压器，每个变压器包含一个原边绕组及一个副边绕组。此外，所有变压器的原边绕组串联连接，串联连接而成的原边绕组结构的两端电性耦接至电压调制单元110。另一方面，每个变压器的每个副边绕组则电性耦接至驱动模块130的驱动单元132、134。然本发明不以图1B及图1C所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0062]图2是依照本发明另一实施例绘示一种驱动装置100A的示意图。相较于图1A，在图2中绘示了电压调整电路110的一种实现方式。如图2所示，电压调整电路110包含信号处理单元112及关断电路114。于连接关系上，信号处理单元112耦接于关断电路114及变压器单元120。于操作上，信号处理单元112接收控制信号PWM。此外，关断电路114接收并根据保护信号Spm以产生驱动调整信号VT，随后，信号处理单元112根据驱动调整信号VT产生关断脉冲信号。此关断脉冲信号经变压器单元120传递至驱动模块130以关断功率半导体开关模块900。然本发明不以图2所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0063]图3是依照本发明再一实施例绘示一种驱动装置100B的示意图。相较于图2所示的驱动装置100A，图3所示的驱动装置100B还包含控制电路150。于连接关系上，控制电路150耦接于信号处理单元112。于操作上，原本由控制电路150提供控制信号PWM给信号处理单元112。然而，一旦控制电路150接收到保护信号SPM，控制电路150会停止提供控制信号PWM给信号处理单元112。然本发明不以图3所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0064]需说明的是，图3所示的功率半导体开关模块900仅为变流器的其中一组功率半导体开关模块，实际上，变流器可包含多个功率半导体开关模块(图中未示)，这些功率半导体开关模块之间可以串联连接，每个功率半导体开关模块可以包含一个或多个功率半导体开关，这些功率半导体开关可以串联或并联连接，控制电路150于收到保护信号Spm后，可关断整个变流器内的所有功率半导体开关模块，以使整体系统停止工作。
[0065]图4是依照本发明又一实施例绘示一种驱动装置100C的示意图。相较于图3，图4中绘示了信号处理单元112的一种实现方式。如图4所示，信号处理单元112包含逻辑单元111及脉宽调变单元113。于连接关系上，控制电路150耦接于逻辑单元111，逻辑单元111耦接于脉宽调变单元113，脉宽调变单元113耦接于关断电路114及变压器单元120。于操作上，脉宽调变单元113接收并根据驱动调整信号VT以产生关断脉冲信号。此关断脉冲信号经变压器单元120传递至驱动模块130以关断功率半导体开关模块900。
[0066]在一实施例中，请参阅图4，原本由逻辑单元111接收并提供控制信号PWM给脉宽调变单元113。然而，一旦逻辑电路111接收到保护信号Spm时，逻辑单元111将控制信号PWM与保护信号Spm进行逻辑运算以停止提供控制信号PWM给脉宽调变单元113。举例而言，逻辑单元111可采用或非的架构来实现，在逻辑单元111接收到保护信号Spm后，逻辑单元111先将保护信号Spm跟控制信号P丽进行逻辑运算，以停止提供控制信号PWM，亦即逻辑单元111输出低电平信号。
[0067]在另一实施例中，控制电路150可与逻辑单元111 一同接收到保护信号SPM，随后，逻辑单元111会停止提供控制信号PWM给脉宽调变单元113，而控制电路150于收到保护信号Spm后，停止提供控制信号PWM给给逻辑单元111，同时可关断整个变流器内的所有功率半导体开关模块，以使整体系统停止工作。然本发明不以图4所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0068]图5A是依照本发明再一实施例绘不一种驱动装置100D的不意图。相较于图4,在图5A中绘示了逻辑单元111的一种实现方式。如图5A所示，逻辑单元111接收控制信号PWM，以输出第一控制信号Pl和第二控制信号P2。第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间相隔一预设延时时间，此预设时间可视实际状况来加以设定。当逻辑单元111接收到保护信号Spm时，逻辑单元111将控制信号PWM与保护信号Spm进行逻辑运算以停止输出第一控制信号Pl和第二控制信号P2。
[0069]请继续参阅图5A，逻辑单元111可包含逻辑门电路IllA及延时电路111B。于连接关系上，逻辑门电路IllA耦接于控制电路150与延时电路111B。于操作上，逻辑门电路IllA接收控制信号PWM，以输出第一控制信号Pl。另一方面，延时电路IllB用以接收并对第一控制信号Pl进行延时处理以产生第二控制信号P2，因此，第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间会相隔上述预设延时时间。
[0070]再者，相较于图4，在图5A中绘示了脉宽调变单元113及关断电路114的一种实现方式。如图5A所示，脉宽调变单元113包含第一输入端INl及第二输入端IN2。于连接关系上，脉宽调变单元113的第一输入端INl耦接于逻辑门电路111A，而其第二输入端IN2耦接于延时电路111B。于操作上，关断电路114用以接收并根据保护信号Spm产生第一驱动调整信号VTl和第二驱动调整信号VT2。此外，第一输入端INl可接收第一控制信号Pl和第一驱动调整信号VT1，而第二输入端IN2可接收第二控制信号P2和第二驱动调整信号VT2。当关断电路114收到保护信号Spm时，脉宽调变单元113根据第一驱动调整信号VTl和第二驱动调整信号VT2以产生关断脉冲信号。
[0071]在一实施例中，请参阅图5A，关断电路114包含输入端114A、下拉单元114B及提升单元114C。于连接关系上，下拉单元114B耦接于输入端114A与脉宽调变单元113的第一输入端INl，提升单元114C耦接于输入端114A与脉宽调变单元113的第二输入端IN2。于操作上，当下拉单元114B接收到保护信号Spro时，下拉单元114B输出第一驱动调整信号VTl至脉宽调变单元113的第一输入端IN1，将第一输入端INl拉至低电平。另一方面，当提升单元114C接收到保护信号Spro时，提升单元114C输出第二驱动调整信号VT2至脉宽调变单元113的第二输入端IN2，将第二输入端IN2拉至高电平。随后，脉宽调变单元113根据第一驱动调整信号VTl和第二驱动调整信号VT2以产生关断脉冲信号，亦即，脉宽调变单元113根据第一输入端INl的低电平和第二输入端IN2的高电平以产生关断脉冲信号。此关断脉冲信号经变压器单元120传递至驱动模块130以关断功率半导体开关模块900。
[0072]在另一实施例中，请参阅图5A，下拉单元114B包含晶体管Q2，此晶体管Q2包含第一端、控制端及第二端。于连接关系上，第一端耦接于脉宽调变单元113的第一输入端IN1，控制端稱接于关断电路114的输入端114A,弟_■端稱接接地端800。于再一实施例中，提升单元114C包含晶体管Q1，此晶体管Ql包含第一端、控制端及第二端。于连接关系上，第一端耦接于脉宽调变单元113的第二输入端IN2，控制端耦接于关断电路114的输入端114A。另一方面，第二端可用以接收电源供应电压。
[0073]在又一实施例中，请参阅图5A，关断电路114还包含脉冲宽度调整器114D，此脉冲宽度调整器114D耦接于关断电路114的输入端114A及晶体管Ql的控制端间，并用以调整关断脉冲信号的脉冲宽度。举例而言，脉冲宽度调整器114D包含电容Cl及电阻R1，而电容Cl及电阻Rl分别包含第一端及一第二端。于连接关系上，电容Cl的第一端耦接于关断电路114的输入端114A，电阻Rl的第一端耦接于电容Cl的第二端，而电阻Rl的第二端耦接于晶体管Ql的控制端。然本发明不以图5A所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0074]图5B是依照本发明另一实施例绘示一种驱动装置100D的波形示意图。如图5B所示，此为保护信号Spm在一个控制信号PWM波后到达(关断过程中)时，对驱动装置100D进行量测而得的波形示意图。详细而言，在图5B中，波形Sa?Se是分别相应于图5A中标记的A?E点所测得的波形。请参阅图5B，控制信号PWM的波形Sa于时间点tl为低电平，表不于时间点tl 一个控制信号PWM已结束。另外，请参阅保护信号Spm的波形Se,于时间点tl，保护信号Spm产生。在此状况下，电压调制单元110根据控制信号PWM和保护信号Spm产生正窄脉冲信号、负窄脉冲信号和关断脉冲信号。经变压器单元120传输到驱动模块130，经驱动模块130解调及放大而产生驱动信号，用以开通和关断功率半导体开关模块900中的功率半导体开关910、920。
[0075]图5C是依照本发明再一实施例绘示一种驱动装置100D的波形示意图。如图5C所示，此为保护信号；,。在一个控制信号PWM波中到达(开通过程中)时，对驱动装置10D进行量测而得的波形示意图。同样地，波形Sa?Se是分别相应于图5A中标记的A?E点所测得的波形。请参阅图5C，控制信号PWM的波形Sa于时间点tl为高电平，表示处于开通过程中。同时，保护信号Spm于时间点tl产生。在此状况下，电压调制单元110根据控制信号PWM和保护信号Spra产生正窄脉冲信号和关断脉冲信号。经变压器单元120传输到驱动模块130，经驱动模块130解调及放大而产生驱动信号，用以开通和关断功率半导体开关模块900中的功率半导体开关910、920。
[0076]图6是依照本发明又一实施例绘不一种驱动装置100E的不意图。相较于图5A所示的驱动装置100D，在图6所示的信号处理单元112可不需逻辑单元111。然而，在此的控制电路150的操作方式略有不同,详述如后。上述控制电路150输出第一控制信号Pl及第二控制信号P2。上述第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间相隔一预设延时时间，此预设延时时间可视实际需求而设定。需说明的是，若图6中的电子元件的名称与图5A中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。于其他实施例中，控制电路150输出第一控制信号Pl,电压调制单元112还包含延时电路，用以接收并对第一控制信号Pl进行延时处理以产生第二控制信号P2，因此，第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间会相隔上述预设延时时间。
[0077]图7是依照本发明另一实施例绘示一种驱动装置100F的示意图。相较于图6所示的驱动装置100E,图7所示的驱动装置100F的电压调制单元112还包含逻辑单元111,此逻辑单元111耦接于控制电路150及脉宽调变单元113，并用以接收及提供第一控制信号Pl和第二控制信号P2。当逻辑单元111接收到保护信号Spm时，逻辑单元111将第一和第二控制信号P1、P2与保护信号Spm进行逻辑运算以停止输出第一控制信号Pl和第二控制信号P2。需说明的是，若图7中的电子元件的名称与图6中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。
[0078]图8是依照本发明再一实施例绘示一种驱动装置100G的示意图。相较于图4所示的驱动装置100C，在图8中绘示了脉宽调变单元113及关断电路114的一种实现方式。如图8所示，控制电路150可用以输出第一控制信号P1，而电压调制单元110的延时电路115可用以接收并对第一控制信号Pl进行延时处理以产生第二控制信号P2。另一方面，脉宽调变单元113包含第一处理单元ICl及第二处理单元IC2。再者，第一处理单元ICl及第二处理单元IC2分别包含输入端IN及使能端EN。于连接关系上，第一处理单元ICl的输入端IN耦接于控制电路150，第一处理单元ICl的使能端EN耦接于关断电路114，而第二处理单元IC2的输入端IN耦接于延时电路115。
[0079]于操作上，第一处理单元ICl的输入端IN可用以接收第一控制信号Pl，而第一处理单元ICl的使能端EN用以接收第一驱动调整信号VTl。另一方面，第二处理单元IC2的输入端IN可用以接第二控制信号P2和第二驱动调整信号VT2，而第二处理单元IC2的使能端EN用以接收电源供应电压。当关断电路114收到保护信号Spm时，关断电路114产生第一驱动调整信号VTl，第一处理单元ICl的使能端EN根据第一驱动调整信号VTl使得第一处理单元ICl处于禁能工作模式，同时，第二处理单元IC2处于使能工作模式，因此，第一处理单元ICl的输出端OUT与第二处理单元IC2的输出端OUT间根据第一驱动调整信号VTl和第二驱动调整信号VT2以产生关断脉冲信号。
[0080]在一实施例中，请参阅图8,关断电路114包含反相器114E。于连接关系上,反相器114E耦接于第一处理单元ICl的使能端EN与关断电路114的输入端114A。于操作上，反相器114E用以对保护信号Spm进行反相处理以产生第一驱动调整信号VTl至第一处理单兀ICl的使能端EN。在另一实施例中，关断电路114包含提升单兀114C。于连接关系上，提升单元114C耦接于输入端114A与第二处理单元的IC2输入端IN。于操作上，当提升单元114C接收到保护信号Spra时，提升单元114C输出第二驱动调整信号VT2。
[0081]在又一实施例中，请参阅图8，提升单元114C包含晶体管Ql，此晶体管Ql包含第一端、控制端及第二端。于连接关系上，第一端耦接于第二处理单元IC2的输入端IN，控制端耦接于关断电路114的输入端114A。另一方面，第二端可用以接收电源供应电压。于再一实施例中，关断电路114还包含脉冲宽度调整器114D。脉冲宽度调整器114D耦接于关断电路114的输入端114A及晶体管Ql的控制端之间，并用以调整关断脉冲信号的脉冲宽度。详细而言，脉冲宽度调整器114D包含电容Cl及电阻R1，而电容Cl及电阻Rl分别包含第一端及一第二端。于连接关系上，电容Cl的第一端稱接于关断电路114的输入端114A,电阻Rl的第一端耦接于电容Cl的第二端，而电阻Rl的第二端耦接于晶体管Ql的控制端。然本发明不以图8所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0082]图9是依照本发明又一实施例绘示一种驱动装置100H的示意图。相较于图8所示的驱动装置100G，在图9所示的驱动装置100H可不需延时电路115。然而，在此的控制电路150的操作方式略有不同,详述如后。上述控制电路150输出第一控制信号Pl及第二控制信号P2。上述第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间相隔一预设延时时间，此预设延时时间可视实际需求而设定。需说明的是，若图9中的电子元件的名称与图8中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。
[0083]图10是依照本发明另一实施例绘示一种驱动装置1001的示意图。相较于图8，在图10的关断电路114中，是以下拉单元114B取代图8的关断电路114的反相器114E。前述下拉单元114B耦接于输入端114A与第一处理单元IC1，并用以接收电源供应电压。当下拉单元114B接收到保护信号Spro时，下拉单元114B下拉电源供应电压而产生第一驱动调整信号VTI。
[0084]于一实施例中，请参阅图10，下拉单元114B包含晶体管Q2，此晶体管Q2包含第一端、控制端及弟_.端。于连接关系上，弟一端稱接于弟一处理单兀ICl的使能端EN,控制端耦接于关断电路114的输入端114A，第二端耦接于接地端800。然本发明不以图10所示的电路配置为限，其仅用以例示性地绘示本发明的实现方式之一。
[0085]图11是依照本发明又一实施例绘示一种驱动装置100J的示意图。相较于图10所示的驱动装置1001，在图11所示的驱动装置100J可不需延时电路115。然而，在此的控制电路150的操作方式略有不同,详述如后。上述控制电路150输出第一控制信号Pl及第二控制信号P2。上述第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间相隔一预设延时时间，此预设延时时间可视实际需求而设定。需说明的是，若图11中的电子元件的名称与图10中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。
[0086]图12A是依照本发明另一实施例绘示一种驱动装置100K的示意图。如图12A所示，驱动装置100K包含电压调制单元110、变压器单元120及驱动模块130。于连接关系上，电压调制单元110耦接于变压器单元120，变压器单元120耦接于驱动模块130。
[0087]进一步而言，电压调制单元110包含关断电路114、第一处理模块ICl、第二处理模块IC2及全桥电路118。第一处理模块ICl包含第一输入端INl及第二输入端IN2，第二处理模块IC2包含第一输入端INl及第二输入端IN2。于连接关系上,第一处理模块ICl及第二处理模块IC2分别耦接于关断电路114，而全桥电路118耦接于第一处理模块ICl和第二处理模块IC2。于操作上，关断电路114用以接收并根据保护信号Spm产生第一驱动调整信号VT1、第二驱动调整信号VT2、第三驱动调整信号VT3和第四驱动调整信号VT4。第一处理模块ICl的第一输入端INl用以接收并根据第一控制信号Pl和第一驱动调整信号VTl产生第一输出信号01。第一处理模块ICl的第二输入端IN2用以接收并根据第二控制信号P2和第二驱动调整信号VT2产生第二输出信号02。第二处理模块IC2的第一输入端INl用以接收并根据第三控制信号P3和第三驱动调整信号VT3产生第三输出信号03。第二处理模块IC2的第二输入端IN2用以接收并根据第四控制信号P4和第四驱动调整信号VT4产生第四输出信号04。当关断电路114接收到保护信号Spm时，全桥电路118用以根据第一输出信号01、第二输出信号02、第三输出信号03及第四输出信号04以产生关断脉冲信号。
[0088]在一实施例中，请参阅图12A，关断电路114包含输入端114A、第一下拉单元以及第二下拉单元。进一步而言，第一下拉单元包含晶体管Qa及电阻Ra，第二下拉单元包含晶体管Qd及电阻Rd，晶体管Qa及晶体管Qd分别包含第一端、控制端及第二端。于连接关系上，晶体管Qa的第一端稱接于第一处理模块ICl的第一输入端INl,晶体管Qa的控制端通过电阻Ra耦接于关断电路114的输入端114A，第二端用以耦接一接地端Gnd。另一方面，晶体管Qd的第一端耦接于第二处理模块IC2的第二输入端IN2，晶体管Qd的控制端通过电阻Rd稱接于关断电路114的输入端114A,晶体管Qd的弟_■端用以稱接接地端Gnd。
[0089]于操作上，当第一下拉单元接收到保护信号Spro时，则第一下拉单元输出第一驱动调整信号VTl至第一处理模块ICl的第一输入端INl。当第二下拉单元接收到保护信号Spm时，则第二下拉单元输出第四驱动调整信号VT4至第二处理模块IC2的第二输入端IN2。
[0090]在另一实施例中，请参阅图12A，关断电路114包含第一提升单元及第二提升单元。进一步而言，第一提升单元包含晶体管Qb及电阻Rb，第二提升单元包含晶体管Qc及电阻Re，晶体管Qb及晶体管Qc分别包含第一端、控制端及第二端。于连接关系上，晶体管Qb的第一端耦接于第一处理模块ICl的第二输入端IN2，晶体管Qb的控制端通过电阻Rb耦接于关断电路114的输入端114A，晶体管Qb的第二端用以耦接电源供应器Vcc2。另一方面，晶体管Qc的第一端稱接于第二处理模块IC2的第一输入端INl,晶体管Qc的控制端通过电阻Re耦接于关断电路114的输入端114A，晶体管Qc的第二端用以耦接电源供应器Vcc20
[0091]于操作上，当第一提升单元接收到保护信号Spm时，则第一提升单元输出第二驱动调整信号VT2至第一处理模块ICl的第二输入端IN2。当第二提升单元接收到保护信号Spm时，则第二提升单元输出第三驱动调整信号VT3至第二处理模块IC2的第一输入端INl。
[0092]在又一实施例中，请参阅图12A，关断电路114还包含第一脉冲宽度调整器及第二脉冲宽度调整器。进一步而言，第一脉冲宽度调整器包含电容Cb及电阻Rb，电容Cb及电阻Rb分别包含第一端及第二端。第二脉冲宽度调整器包含电容Ce及电阻Re，电容Ce及电阻Re分别包含第一端及第二端。于连接关系上，电容Cb的第一端耦接于关断电路114的输入端114A,电阻Rb的第一端稱接于电容Cb的第二端，电阻Rb的第二端稱接于晶体管Qb的控制端。另一方面，电容Ce的第一端稱接于关断电路114的输入端114A,电阻Re的第一端耦接于电容Ce的第二端，电阻Re的第二端耦接于晶体管Qc的控制端。于操作上，第一脉冲宽度调整器及第二脉冲宽度调整器用以调整关断脉冲信号的脉冲宽度。
[0093]图12B是依照本发明再一实施例绘示一种驱动装置波形的示意图。在另一实施例中，请一并参阅图12A及图12B，驱动装置100K还包含控制电路150，控制电路150用以产生第一控制信号P1、第二控制信号P2、第三控制信号P3及第四控制信号P4。上述第一控制信号Pl及第四控制信号P4为同相位，上述第二控制信号P2及第三控制信号P3为同相位，并且第一控制信号Pl及第四控制信号P4的输出时间与第二控制信号P2及第三控制信号P3的输出时间之间相隔预设延时时间Td。当控制电路150接收到保护信号Spm时，控制电路150停止产生第一至第四控制信号Pl?P4。然本发明不以图12A及图12B所示的电路及操作波形为限，其仅用以例示性地绘示本发明的实现方式之一。
[0094]图13是依照本发明又一实施例绘示一种驱动装置100L的示意图。相较于图12A，图13所示的控制电路150可提供第一处理模块ICl的第一输入端INl及第二处理模块ICl的第二输入端IN2同一控制信号，并提供第一处理模块ICl的第二输入端IN2及第二处理模块ICl的第一输入端INl同一控制信号,其中第一处理模块ICl的第一输入端INl及第二处理模块ICl的第二输入端IN2接收脉冲宽度调变信号的时间与第一处理模块ICl的第二输入端IN2及第二处理模块ICl的第一输入端INl接收脉冲宽度调变信号的时间之间相隔预设延时时间。需说明的是，若图13中的电子元件的名称与图12A中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。
[0095]图14是依照本发明另一实施例绘示一种驱动装置100M的示意图。相较于图12A所示的驱动装置100K,图14所示的驱动装置100M还包含逻辑单元160,此逻辑单元160用以由控制电路150接收第一控制信号P1、第二控制信号P2、第三控制信号P3和第四控制信号P4，随后，逻辑单元160分别提供第一至第四控制信号Pl?P4给第一处理模块ICl的第一输入端INl和第二输入端IN2以及第二处理模块IC2的第一输入INl和第二输入端IN2。当逻辑单元160接收到保护信号Spm时，逻辑单元160将第一至第四控制信号Pl?P4与保护信号Spm进行逻辑运算以停止提供第一至第四控制信号Pl?P4。需说明的是，若图14中的电子元件的名称与图12A中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。
[0096]图15是依照本发明再一实施例绘不一种驱动装置100N的不意图。相较于图14所示的驱动装置100M,图15所示的驱动装置100N的配置和操作略有不同，说明如后。请参阅图15，控制电路150用以输出控制信号PWM给逻辑单元160。随后，逻辑单元160接收控制信号PWM并根据控制信号PWM分别提供第一控制信号P1、第二控制信号P2、第三控制信号P3和第四控制信号P4给第一处理模块ICl的第一输入端INl和第二输入端IN2以及第二处理模块IC2的第一输入端INl和第二输入端IN2。上述第一控制信号Pl及第四控制信号P4为同相位，第二控制信号P2及第三控制信号P3为同相位，并且第一控制信号Pl及第四控制信号P4的输出时间与第二控制信号P2及第三控制信号P3的输出时间之间相隔一预设延时时间，此预设时间可视实际需求进行设定。在一实施例中，当控制电路150接收到保护信号Spm时，控制电路150停止提供控制信号PWM给逻辑单元160。需说明的是，若图15中的电子元件的名称与图12A中的电子元件的名称相同者，代表两者间具备相同的电性操作方式，为使本发明说明简洁，在此不作赘述。
[0097]图16是依照本发明一实施例绘示一种驱动方法1600的流程示意图。大体而言，驱动方法1600用以根据控制信号以驱动功率半导体开关。如图16所示，驱动方法1600包含以下步骤:
[0098]步骤1610:当接收到保护信号时，根据保护信号以产生关断脉冲信号；以及
[0099]步骤1620:根据关断脉冲信号以关断功率半导体开关。
[0100]为使本发明的驱动方法1600易于理解,请一并参阅图1A及图16。请参阅步骤1610，可通过电压调制单元110以于接收到保护信号Spm时，根据保护信号Spm以产生关断脉冲信号。请参阅步骤1620，可通过驱动模块130以根据关断脉冲信号来关断功率半导体开关。如此一来，即便在驱动信号于传递过程中被干扰的状况下，本发明的驱动方法1600可于接收到保护信号Spm时，据以产生关断脉冲信号，而能确实根据关断脉冲信号以有效地关断功率半导体开关。
[0101]于一实施例中，上述步骤1610还包含以下步骤:根据保护信号以产生驱动调整信号；以及根据驱动调整信号以产生关断脉冲信号。为使步骤1610易于理解，请一并参阅图3及图16。于此步骤中，通过关断电路114以根据保护信号Spm而产生驱动调整信号VT，随后，通过关断电路114以根据驱动调整信号VT而产生关断脉冲信号。
[0102]在另一实施例中，驱动方法1600还包含以下步骤:当接收到保护信号时，将控制信号与保护信号进行逻辑运算以停止提供控制信号。为使驱动方法1600易于理解，请一并参阅图4及图16。于此步骤中，当逻辑单元111接收到保护信号Spm时，将控制信号PWM与保护信号Spm进行逻辑运算以停止提供控制信号PWM。
[0103]在又一实施例中，驱动方法1600还包含以下步骤:接收控制信号以输出第一控制信号；以及对第一控制信号进行延时处理以产生第二控制信号。为使驱动方法1600易于理解，请一并参阅图5A及图16。于此步骤中，可通过逻辑门电路IllA接收控制信号PWM以输出第一控制信号P1。随后，可通过延时电路IllB对第一输出信号Pl进行延时处理以产生第二控制信号P2。
[0104]在另一实施例中，上述步骤1610还包含以下步骤:根据保护信号产生第一驱动调整信号和第二驱动调整信号；以及根据第一驱动调整信号和第二驱动调整信号以产生关断脉冲信号。为使步骤1610易于理解，请一并参阅图5A及图16。于此步骤中，可通过关断电路114根据保护信号Spm产生第一驱动调整信号VTl和第二驱动调整信号VT2。随后，可通过脉宽调变单元113根据第一驱动调整信号VTl和第二驱动调整信号VT2以产生关断脉冲信号。
[0105]于再一实施例中，驱动方法1600还包含以下步骤:调整关断脉冲信号的脉冲宽度。为使驱动方法1600易于理解，请一并参阅图5A及图16。于此步骤中，可通过脉冲宽度调整器114D以调整关断脉冲信号的脉冲宽度。
[0106]在另一实施例中，驱动方法1600还包含以下步骤:提供第一控制信号及第二控制信号，其中第一控制信号的输出时间与第二控制信号的输出时间之间相隔一预设延时时间。为使驱动方法1600易于理解，请一并参阅图6及图16。于此步骤中，可通过控制电路150输出第一控制信号Pl及第二控制信号P2。上述第一控制信号Pl的输出时间与第二控制信号P2的输出时间之间相隔一预设延时时间，此预设延时时间可视实际需求而设定。
[0107]于再一实施例中，驱动方法1600还包含以下步骤:当收到保护信号时，将第一控制信号与第二控制信号与保护信号进行逻辑运算以停止输出第一控制信号和第二控制信号。为使驱动方法1600易于理解，请一并参阅图7及图16。于此步骤中，当逻辑单元111接收到保护信号Spm时，逻辑单元111将第一和第二控制信号P1、P2与保护信号Spra进行逻辑运算以停止输出第一控制信号Pl和第二控制信号P2。
[0108]在又一实施例中，上述步骤1610还包含以下步骤:提供第一控制信号；以及对第一控制信号进行延时处理以产生第二控制信号。为使步骤1610易于理解，请一并参阅图8及图16。于此步骤中，可通过控制电路150以输出第一控制信号P1。随后，可通过延时电路115对第一控制信号Pl进行延时处理以产生第二控制信号P2。
[0109]在另一实施例中，上述步骤1610还包含以下步骤:接收并根据保护信号产生第一驱动调整信号、第二驱动调整信号、第三驱动调整信号及第四驱动调整信号；接收并根据第一控制信号和第一驱动调整信号产生第一输出信号，接收并根据第二控制信号和第二驱动调整信号产生第二输出信号，接收并根据第三控制信号和第三驱动调整信号产生第三输出信号，接收并根据第四控制信号和第四驱动调整信号产生第四输出信号；以及当接收到保护信号时，根据第一输出信号、第二输出信号、第三输出信号以及第四输出信号以产生关断脉冲信号。为使步骤1610易于理解，请一并参阅图12A及图16。于此步骤中，可通过关断电路114以接收并根据保护信号Spm产生第一驱动调整信号VT1、第二驱动调整信号VT2、第三驱动调整信号VT3和第四驱动调整信号VT4。
[0110]随后，可通过第一处理模块ICl以接收并根据第一控制信号Pl和第一驱动调整信号VTl产生第一输出信号01。可通过第一处理模块ICl以接收并根据第二控制信号P2和第二驱动调整信号VT2产生第二输出信号02。可通过第二处理模块IC2以接收并根据第三控制信号P3和第三驱动调整信号VT3产生第三输出信号03。可通过第二处理模块IC2以接收并根据第四控制信号P4和第四驱动调整信号VT4产生第四输出信号04。接着，当关断电路114接收到保护信号Spm时，全桥电路118用以根据第一输出信号01、第二输出信号
02、第三输出信号03及第四输出信号04以产生关断脉冲信号。
[0111]于再一实施例中，驱动方法1600还包含以下步骤:提供第一控制信号、第二控制信号、第三控制信号及第四控制信号，其中第一控制信号及第四控制信号为同相位，第二控制信号及第三控制信号为同相位，并且第一控制信号及第四控制信号的输出时间与第二控制信号及第三控制信号的输出时间之间相隔一预设延时时间。为使驱动方法1600易于理解，请一并参阅图12A及图16。于此步骤中，可通过控制电路150以产生第一控制信号P1、第二控制信号P2、第三控制信号P3及第四控制信号P4。上述第一控制信号Pl及第四控制信号P4为同相位，上述第二控制信号P2及第三控制信号P3为同相位，并且第一控制信号Pl及第四控制信号P4的输出时间与第二控制信号P2及第三控制信号P3的输出时间之间相隔预设延时时间，此预设延时时间可视实际需求而设定。
[0112]如上所述的驱动方法1600皆可由软件、硬件与/或固件来执行。举例来说，若以执行速度及精确性为主要考量，则基本上可选用硬件与/或固件为主；若以设计弹性为主要考量，则基本上可选用软件为主；或者，可同时采用软件、硬件及固件协同作业。应了解至IJ，以上所举的这些例子并没有所谓孰优孰劣之分，亦并非用以限制本发明，本领域技术人员当视当时需要进行灵活设计。
[0113]再者，所属【技术领域】中技术人员当可明白，驱动方法1600中的各步骤依其执行的功能予以命名，仅是为了让本专利申请的技术更加明显易懂，并非用以限定该等步骤。将各步骤予以整合成同一步骤或分拆成多个步骤，或者将任一步骤更换到另一步骤中执行，皆仍属于本公开内容的实施方式。
[0114]由上述本发明实施方式可知，应用本发明具有下列优点。本发明实施例通过提供一种驱动装置及驱动方法，此驱动装置的驱动机制能够在有干扰的状况下，依旧正常驱动功率半导体开关模块，因此能改善驱动信号于传递过程中有可能受到干扰，而导致无法正确驱动功率半导体开关模块的问题。
[0115]虽然上文实施方式中公开了本发明的具体实施例，然其并非用以限定本发明，本发明所属【技术领域】中技术人员，在不悖离本发明的原理与精神的情形下，当可对其进行各种变动与修饰，因此本发明的保护范围当以附随权利要求所界定者为准。
【权利要求】
1.一种驱动装置，用以根据一控制信号以驱动一功率半导体开关模块，该驱动装置包含: 一电压调制单元，其中当该电压调制单元接收到一保护信号时，该电压调制单元根据该保护信号以产生一关断脉冲信号；以及 一驱动模块，用以根据该关断脉冲信号以关断该功率半导体开关模块。
2.如权利要求1所述的驱动装置，还包含: 一变压器单元，耦接于该电压调制单元与该驱动模块间，并用以将该关断脉冲信号由该电压调制单元传递至该驱动模块。
3.如权利要求1所述的驱动装置，其中该电压调制单元包含: 一信号处理单元，用以接收该控制信号；以及 一关断电路，用以接收并根据该保护信号以产生一驱动调整信号，以使该信号处理单元根据该驱动调整信号以产生该关断脉冲信号。
4.如权利要求3所述的驱动装置，还包含: 一控制电路，用以提供该控制信号给该信号处理单元，其中当该控制电路接收到该保护信号时，该控制电路停止提供该控制信号给该信号处理单元。
5.如权利要求3所述的驱动装置，其中该信号处理单元还包含: 一脉宽调变单元，耦接于该关断电路，用以接收并根据该驱动调整信号以产生该关断脉冲信号。
6.如权利要求5所述的驱动装置，其中该信号处理单元还包含: 一逻辑单元，耦接于该脉宽调变单元，用以接收并提供该控制信号给该脉宽调变单元，其中当该逻辑电路接收到该保护信号时，该逻辑单元将该控制信号与该保护信号进行逻辑运算以停止提供该控制信号给该脉宽调变单元。
7.如权利要求6所述的驱动装置，还包含: 一控制电路，用以提供该控制信号给该逻辑单元，其中当该控制电路接收到该保护信号时，该控制电路停止提供该控制信号给该逻辑单元。
8.如权利要求1所述的驱动装置，其中该电压调制单元包含: 一逻辑单元，用以接收该控制信号，输出该第一控制信号和该第二控制信号，其中该第一控制信号的输出时间与该第二控制信号的输出时间之间相隔一预设延时时间，其中当该逻辑单元接收到该保护信号时，该逻辑单元将该控制信号与该保护信号进行逻辑运算以停止输出该第一控制信号和该第二控制信号。
9.如权利要求8所述的驱动装置，其中该逻辑单元包含: 一逻辑门电路，用以接收该控制信号，输出该第一控制信号；以及 一延时电路，用以接收并对该第一输出信号进行延时处理以产生该第二控制信号。
10.如权利要求1所述的驱动装置，还包含: 一控制电路，用以输出一第一控制信号及一第二控制信号，其中该第一控制信号的输出时间与该第二控制信号的输出时间之间相隔一预设延时时间。
11.如权利要求10所述的驱动装置，该电压调制单元包含: 一逻辑单元，用以接收并提供该第一控制信号和该第二控制信号，其中当该逻辑单元接收到该保护信号时，该逻辑单元将该第一和该第二控制信号与该保护信号进行逻辑运算以停止输出该第一控制信号和该第二控制信号。
12.如权利要求8、10或11所述的驱动装置，其中该电压调制单元包含: 一关断电路，用以接收并根据该保护信号产生一第一驱动调整信号和一第二驱动调整信号；以及 一脉宽调变单元，包含: 一第一输入端，用以接收该第一控制信号和该第一驱动调整信号；以及一第二输入端，用以接收该第二控制信号和该第二驱动调整信号，其中当该关断电路收到保护信号时，该脉宽调变单元根据该第一驱动调整信号和该第二驱动调整信号以产生该关断脉冲信号。
13.如权利要求12所述的驱动装置，其中该关断电路包含: 一输入端，用以接收该保护信号； 一下拉单元，耦接于该输入端与该脉宽调变单元的该第一输入端，其中当该下拉单元接收到该保护信号时，则该下拉单元输出该第一驱动调整信号至该脉宽调变单元的该第一输入端；以及 一提升单元，耦接于该输入端与该脉宽调变单元的该第二输入端，其中当该提升单元接收到该保护信号时，则该提升单元输出该第二驱动调整信号至该脉宽调变单元的该第二输入端。
14.如权利要求13所述的驱动装置，其中该下拉单元包含: 一晶体管，包含: 一第一端，稱接于该脉宽调变单兀的该第一输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以耦接一接地端。
15.如权利要求13所述的驱动装置，其中该提升单元包含: 一晶体管，包含: 一第一端，耦接于该脉宽调变单元的该第二输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以接收一电源供应电压。
16.如权利要求15所述的驱动装置，其中该关断电路还包含: 一脉冲宽度调整器，耦接于该关断电路的该输入端及该晶体管的该控制端之间，用以调整该关断脉冲信号的脉冲宽度。
17.如权利要求16所述的驱动装置，其中该脉冲宽度调整器包含: 一电容，包含一第一端及一第二端，其中该电容的该第一端稱接于该关断电路的该输入端；以及 一电阻，包含一第一端及一第二端，其中该电阻的该第一端稱接于该电容的该第二端，该电阻的该第二端耦接于该晶体管的该控制端。
18.如权利要求1所述的驱动装置，还包含: 一控制电路，用以输出一第一控制信号； 其中该电压调制单元包含: 一延时电路，用以接收并对该第一控制信号进行延时处理以产生一第二控制信号。
19.如权利要求8、10或18所述的驱动装置，其中该电压调制单元包含: 一关断电路，用以接收并根据该保护信号产生一第一驱动调整信号和一第二驱动调整信号；以及 一脉宽调变单元包含: 一第一处理单元包含: 一输入端，用以接收该第一控制信号；以及 一使能端，用以接收该第一驱动调整信号；以及 一第二处理单元包含: 一输入端，用以接该第二控制信号和该第二驱动调整信号； 以及 一使能端，用以接收一电源供应电压； 其中当该关断电路收到该保护信号时，该第一处理单元的该使能端根据该第一驱动调整信号使得该第一处理单元处于禁能工作模式，该第一处理单元的一输出端与该第二处理单元的一输出端之间根据该第一驱动调整信号和该第二驱动调整信号以产生该关断脉冲信号。
20.如权利要求19所述的驱动装置，其中该关断电路包含: 一反相器，用以对该保护信号进行反相处理以产生该第一驱动调整信号至该第一处理单元的该使能端。
21.如权利要求20所述的驱动装置，其中该关断电路包含: 一输入端，用以接收该保护信号； 一提升单元，耦接于该输入端与该第二处理单元的该输入端，其中当该提升单元接收到该保护信号时，该提升单元输出该第二驱动调整信号。
22.如权利要求21所述的驱动装置，其中该提升单元包含: 一晶体管，包含: 一第一端，稱接于该第二处理单兀的该输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以接收一电源供应电压。
23.如权利要求22所述的驱动装置，其中该关断电路还包含: 一脉冲宽度调整器，耦接于该关断电路的该输入端及该晶体管的该控制端之间，用以调整该关断脉冲信号的脉冲宽度。
24.如权利要求23所述的驱动装置，其中该脉冲宽度调整器包含: 一电容，包含一第一端及一第二端，其中该电容的该第一端稱接于该关断电路的该输入端；以及 一电阻，包含一第一端及一第二端，其中该电阻的该第一端稱接于该电容的该第二端，该电阻的该第二端耦接于该晶体管的该控制端。
25.如权利要求19所述的驱动装置，其中该关断电路包含: 一输入端，用以接收该保护信号； 一下拉单元，耦接于该输入端与该第一处理单元，并用以接收一电源供应电压，其中当该下拉单元接收到该保护信号时，该下拉单元下拉该电源供应电压而产生该第一驱动调整信号。
26.如权利要求25所述的驱动装置，其中该下拉单元包含: 一晶体管，包含: 一第一端，用以耦接该第一处理单元的该使能端，并接收一电源供应电压，以接收该电源供应电压； 一控制端，I禹接于该输入端；以及 一第二端，用以耦接一接地端。
27.如权利要求1所述的驱动装置，其中该电压调制单元包含: 一关断电路，用以接收并根据保护信号产生一第一驱动调整信号、一第二驱动调整信号、一第三驱动调整信号和一第四驱动调整信号； 一第一处理模块，耦接于该关断电路，包含: 一第一输入端，用以接收并根据一第一控制信号和该第一驱动调整信号产生一第一输出信号；以及 一第二输入端，用以接收并根据一第二控制信号和该第二驱动调整信号产生一第二输出信号； 一第二处理模块，耦接于该关断电路，包含: 一第一输入端，用以接收并根据一第三控制信号和该第三驱动调整信号产生一第三输出信号；以及 一第二输入端，用以接收并根据一第四控制信号和该第四驱动调整信号产生一第四输出信号；以及 一全桥电路，耦接于该第一处理模块和该第二处理模块，其中当该关断电路接收到该保护信号时，该全桥电路用以根据该第一输出信号、该第二输出信号、该第三输出信号以及该第四输出信号以产生该关断脉冲信号。
28.如权利要求27所述的驱动装置，其中该关断电路包含: 一输入端，用以接收该保护信号； 一第一下拉单兀，稱接于该输入端与该第一处理模块的该第一输入端，当该第一下拉单元接收到保护信号时，则该第一下拉单元输出该第一驱动调整信号至该第一处理模块的该第一输入端；以及 一第二下拉单元，耦接于该输入端与该第二处理模块的该第二输入端，当该第二下拉单元接收到保护信号时，则该第二下拉单元输出该第四驱动调整信号至该第二处理模块的该第二输入端。
29.如权利要求28所述的驱动装置，其中该第一下拉单元包含: 一第一晶体管，包含: 一第一端，稱接于该第一处理模块的该第一输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以耦接一接地端；以及 一第一电阻，耦接于该第一晶体管的该控制端； 其中该第二下拉单元包含: 一第二晶体管，包含: 一第一端，耦接于该第二处理模块的该第二输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以耦接该接地端；以及 一第二电阻，耦接于该第二晶体管的该控制端。
30.如权利要求28所述的驱动装置，其中该关断电路包含: 一第一提升单兀，稱接于该输入端与该第一处理模块的该第二输入端，当该第一提升单元接收到保护信号时，则该第一提升单元输出该第二驱动调整信号至该第一处理模块的该第二输入端；以及 一第二提升单元，耦接于该输入端与该第二处理模块的该第一输入端，当该第二提升单元接收到保护信号时，则该第二提升单元输出该第三驱动调整信号至该第二处理模块的该第一输入端。
31.如权利要求30所述的驱动装置，其中该第一提升单元包含: 一第一晶体管，包含: 一第一端，稱接于该第一处理模块的一第二输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以耦接一电源供应器； 其中该第二提升单元包含: 一第二晶体管，包含: 一第一端，稱接于该第二处理模块的一第一输入端； 一控制端，耦接于该关断电路的该输入端；以及 一第二端，用以耦接该电源供应器。
32.如权利要求31所述的驱动装置，其中该关断电路还包含: 一第一脉冲宽度调整器，耦接于该关断电路的该输入端及该第一晶体管的该控制端之间，用以调整该关断脉冲信号的脉冲宽度；以及 一第二脉冲宽度调整器，耦接于该关断电路的该输入端及该第二晶体管的该控制端之间，用以调整该关断脉冲信号的脉冲宽度。
33.如权利要求32所述的驱动装置，其中该第一脉冲宽度调整器包含: 一第一电容，包含一第一端及一第二端，其中该第一电容的该第一端稱接于该关断电路的该输入端；以及 一第一电阻，包含一第一端及一第二端，其中该第一电阻的该第一端稱接于该第一电容的该第二端，该第一电阻的该第二端耦接于该第一晶体管的该控制端； 其中该第二脉冲宽度调整器包含: 一第二电容，包含一第一端及一第二端，其中该第二电容的该第一端耦接于该关断电路的该输入端；以及 一第二电阻，包含一第一端及一第二端，其中该第二电阻的该第一端稱接于该第二电容的该第二端，该第二电阻的该第二端耦接于该第二晶体管的该控制端。
34.如权利要求27所述的驱动装置，还包含: 一控制电路，用以产生该第一控制信号、该第二控制信号、该第三控制信号及该第四控制信号，其中该第一控制信号及该第四控制信号为同相位，该第二控制信号及该第三控制信号为同相位，并且该第一控制信号及该第四控制信号的输出时间与该第二控制信号及该第三控制信号的输出时间之间相隔一预设延时时间， 其中当该控制电路接收到该保护信号时，该控制电路停止产生该第一至第四控制信号。
35.权利要求34所述的驱动装置，还包含: 一逻辑单元，用以接收并分别提供该第一控制信号、该第二控制信号、该第三控制信号和该第四控制信号给该第一处理模块的该第一输入端和该第二输入端以及该第二处理模块的该第一输入和该第二输入端，其中当该逻辑单元接收到该保护信号时，该逻辑单元将该第一控制信号至该第四控制信号与该保护信号进行逻辑运算以停止提供该第一控制信号至该第四控制信号。
36.如权利要求27所述的驱动装置，还包含: 一逻辑单元，用以接收该控制信号并根据该控制信号分别提供该第一控制信号、该第二控制信号、该第三控制信号和该第四控制信号给该第一处理模块的该第一输入端和该第二输入端，该第二处理模块的该第一输入和该第二输入端，其中该第一控制信号及该第四控制信号为同相位，该第二控制信号及该第三控制信号为同相位，并且该第一控制信号及该第四控制信号的输出时间与该第二控制信号及该第三控制信号的输出时间之间相隔一预设延时时间； 当该逻辑单元接收到该保护信号时，该逻辑单元将该第一控制信号至该第四控制信号与该保护信号进行逻辑运算以停止提供该第一控制信号至该第四控制信号。
37.如权利要求36所述的驱动装置，还包含: 一控制电路，用以输出该控制信号给该逻辑单元，其中当该控制电路接收到该保护信号时，该控制电路停止提供该控制信号给该逻辑单元。
38.如权利要求1所述的驱动装置，其中该功率半导体开关模块包含: 至少一功率半导体开关；以及 其中该驱动模块包含: 至少一驱动单元，该驱动单元用以接收该关断脉冲信号，并根据该关断脉冲信号用以关断相应的该功率半导体开关。
39.一种驱动方法,用以根据一控制信号以驱动一功率半导体开关,包含: 当接收到一保护信号时，根据该保护信号以产生一关断脉冲信号；以及 根据该关断脉冲信号以关断该功率半导体开关模块。
40.如权利要求39所述的驱动方法，其中当接收到一保护信号时，根据该保护信号以产生该关断脉冲信号的步骤包含: 根据该保护信号以产生一驱动调整信号；以及 根据该驱动调整信号以产生该关断脉冲信号。
41.如权利要求39所述的驱动方法，还包含: 当接收到该保护信号时，将该控制信号与该保护信号进行逻辑运算以停止提供该控制信号。
42.如权利要求39所述的驱动方法，还包含: 接收该控制信号以输出一第一控制信号；以及 对该第一控制信号进行延时处理以产生一第二控制信号。
43.如权利要求39所述的驱动方法，还包含: 提供一第一控制信号及一第二控制信号，其中该第一控制信号的输出时间与该第二控制信号的输出时间之间相隔一预设延时时间。
44.如权利要求43所述的驱动方法，还包含: 当收到该保护信号时，将该第一控制信号与该第二控制信号与该保护信号进行逻辑运算以停止输出该第一控制调变信号和该第二控制信号。
45.如权利要求39所述的驱动方法，其中当接收到该保护信号时，根据该保护信号以产生该关断脉冲信号的步骤包含: 根据该保护信号产生一第一驱动调整信号和一第二驱动调整信号；以及 根据该第一驱动调整信号和该第二驱动调整信号以产生该关断脉冲信号。
46.如权利要求39所述的驱动方法，还包含: 调整该关断脉冲信号的脉冲宽度。
47.如权利要求39所述的驱动方法，还包含: 提供一第一控制信号；以及 对该第一控制信号进行延时处理以产生一第二控制信号。
48.如权利要求39所述的驱动方法，其中当接收到该保护信号时，根据该保护信号以产生该关断脉冲信号的步骤包含: 接收并根据该保护信号以产生一第一驱动调整信号、一第二驱动调整信号、一第三驱动调整信号及一第四驱动调整信号； 接收并根据一第一控制信号和该第一驱动调整信号产生一第一输出信号，接收并根据一第二控制信号和该第二驱动调整信号产生一第二输出信号，接收并根据一第三控制信号和该第三驱动调整信号产生一第三输出信号，接收并根据一第四控制信号和该第四驱动调整信号产生一第四输出信号；以及 当接收到该保护信号时，根据该第一输出信号、该第二输出信号、该第三输出信号以及该第四输出信号以产生该关断脉冲信号。
49.如权利要求48所述的驱动方法，还包含: 提供该第一控制信号、该第二控制信号、该第三控制信号及该第四控制信号，其中该第一控制信号及该第四控制信号为同相位，该第二控制信号及该第三控制信号为同相位，并且该第一控制信号及该第四控制信号的输出时间与该第二控制信号及该第三控制信号的输出时间之间相隔一预设延时时间。
【文档编号】H03K19/0175GK104135266SQ201410292828
【公开日】2014年11月5日 申请日期:2014年6月25日 优先权日:2014年6月25日
【发明者】江涛, 乔理峰, 黄建刚, 陶洋洋, 甘鸿坚 申请人:台达电子企业管理（上海）有限公司