射频功率放大模块的制作方法
【专利摘要】本发明涉及通信领域，公开了一种射频功率放大模块。本发明中，射频功率放大模块包含：第一放大电路、第二放大电路、第三放大电路、第一变压器、第二变压器和第三变压器；射频信号依次经第一放大电路、第二放大电路、第三放大电路放大后，再通过串联合成的所述第三变压器功率合成，并通过其单端输出端输出；其中，射频信号通过第一变压器输入第一放大电路；第二放大电路的输出通过第二变压器输入至第三放大电路。通过三级放大电路使得射频信号通过串联合成的变压器合成后输出，增加输出摆幅。
【专利说明】射频功率放大模块
【技术领域】
[0001] 本发明涉及通信领域，特别涉及射频功率放大模块。
【背景技术】
[0002] 射频功率放大器（RFPA)是各种无线发射机的重要组成部分。在发射机的前级电 路中，调制振荡电路所产生的射频信号功率很小，需要经过放大，获得足够的射频功率以 后，才能馈送到天线上辐射出去。为了获得足够大的射频输出功率，必须采用射频功率放大 器。
[0003] 当前的射频功率放大器的工作频率很高，但工作电压较低，输出电压动态范围较 小，必须在负载阻抗足够小的时候，才能在有限的输出电压下得到足够大的输出电流和输 出功率，射频功率放大器就需要包含阻抗变换电路。
[0004] 另外，随着电子器件集成化的发展，射频功率放大器的高集成度要求也成了重要 发展趋势。
【发明内容】
[0005] 本发明的目的在于提供一种射频功率放大模块，使得增加功率放大芯片的输出摆 幅，提高功率放大芯片的效率，降低直流功耗。
[0006] 为解决上述技术问题，本发明提供了一种射频功率放大模块，包含：第一放大电 路、第二放大电路、第三放大电路、第一变压器、第二变压器和第三变压器；射频信号依次经 所述第一放大电路、所述第二放大电路、所述第三放大电路放大后，再通过串联合成的的所 述第三变压器功率合成，并通过其单端输出端输出。
[0007] 其中，所述射频信号通过所述第一变压器输入所述第一放大电路；所述第二放大 电路的输出通过所述第二变压器输入至所述第三放大电路。
[0008] 本发明实施方式相对于现有技术而言，主要区别及其效果在于：采用变压器作为 输入输出以及级间的匹配和阻抗变换电路，具有较大的工作带宽。射频信号经变压器输入 转换成差分信号，经第一放大电路放大，产生电压增益，第二放大电路利用第二变压器提供 足够大的驱动电流，用于驱动第三放大电路，通过第二变压器变换阻抗，使第二放大电路看 到的负载电阻变大，降低它的直流功耗，提高第二放大电路的效率，也就是提高本发明实施 方式中射频功率放大器的效率，然后第三放大电路输出给功率合成变压器（也就是串联合 成的变压器），最终合成为单端信号并输出，使得增加功率放大芯片的输出摆幅。
[0009] 作为进一步改进，所述第一放大电路为第一放大器，所述第一放大器为class AB 放大器。进一步限定第一放大电路为第一放大器，且第一放大器为class AB放大器，使得 第一放大电路的结构简单，实现方便，也使得第一放大电路可以利用较小的静态电流实现 较大的增益。
[0010] 作为进一步改进，所述第一放大器为采用共源共栅互补金属氧化物半导体晶体管 管的互补CMOS结构伪差分Class AB放大器。使得可以补偿第一放大电路中的线性度。
[0011] 作为进一步改进，所述第二放大电路包含至少2个第二放大器；各所述第二放大 器的正负输入端分别与所述第一放大电路的正负输出端相连，各所述第二放大器的输出端 分别作为所述第二放大电路的输出端。
[0012] 进一步限定了第二放大电路的具体结构，使得本发明具有可实现性。
[0013] 作为进一步改进，所述第三放大电路包含至少2个第三放大器；所述第三放大器 与所述第二放大器一一对应；所述第三放大电路的各所述第三放大器的正负输入端分别与 所述第二放大电路的输出端通过所述第二变压器相连，各所述第三放大器的输出端分别作 为所述第三放大电路的输出端。
[0014] 进一步限定了第三放大电路的具体结构，第三放大器与第二放大器间利用第二变 压器隔直，同时利用第二变压器进行阻抗变换，使得第二放大电路输出端看到的电容小于 第三级实际的输入电容，有利于在较小的直流电流下实现较大的增益，同时第三放大电路 的电容（也就是第三放大电路中M0S管栅极上寄生的电容）在低频时不构成第二放大电路 的负载，有利于本发明实施方式中射频功率放大模块低频时的稳定性。
[0015] 作为进一步改进，所述第三放大器为伪差分非对称互补CMOS放大器。使得第三放 大电路的输出摆幅大。
[0016] 作为进一步改进，所述第二放大器为NM0S结构伪差分放大器。使得第二放大电路 的输出摆幅大，共模稳定。
[0017] 作为进一步改进，所述第二放大器的数量为4个，所述第三放大器的数量为4个。 数量分别为4个的第二放大器和第三放大器使得本发明具有可实现性。
[0018] 作为进一步改进，所述第一放大电路和所述第二放大电路间设有隔直电容。使得 减小本发明实施方式中的射频功率放大模块的占用面积，提高芯片集成度。
[0019] 作为进一步改进，所述第一变压器、所述第二变压器和所述第三变压器均为片上 变压器。将各个变压器限定为片上变压器，使得本发明实施方式中的射频功率放大模块电 路中的所有元器件都可以集成在裸片上，而不需要任何片外器件，大大增加了射频功率放 大模块的集成度。
【专利附图】
【附图说明】
[0020] 图1是根据本发明第一实施方式的射频功率放大模块结构示意图；
[0021] 图2是根据本发明第一实施方式的第一放大器结构示意图；
[0022] 图3是根据本发明第一实施方式的第二放大器结构示意图；
[0023] 图4是根据本发明第一实施方式的第三放大器结构示意图。
【具体实施方式】
[0024] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实 施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中， 为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基 于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方 案。
[0025] 本发明的第一实施方式涉及一种射频功率放大模块，如图1所不，包含：第一放大 电路100、第二放大电路200、第三放大电路300、第一变压器102、第二变压器202和第三 变压器302 ;射频信号依次经第一放大电路100、第二放大电路200、第三放大电路300放 大后，通过串联合成的第三变压器302的单端输出端输出；其中，射频信号通过第一变压器 102输入第一放大电路100 ;第二放大电路200的输出通过第二变压器202输入至第三放大 电路300。
[0026] 具体的说，在实际应用中，射频信号经第一变压器102输入第一放大电路100进行 放大，产生电压增益，经过隔直电容后，直接耦合至第二放大电路200上，第二放大电路200 驱动第三放大电路300,然后第三放大电路300的输出通过第三变压器302合成为单端信号 并输出。还需说明的是，第一放大电路100和第二放大电路200间可以设有隔直电容，隔直 电容可以使第一级的输出节点和第二级的输入节点具有独立的偏置电压，降低本实施方式 中的射频功率放大模块的功耗。更具体的说，第一变压器102、第二变压器202和第三变压 器302均为片上变压器，以保证本实施方式中的射频功率放大模块中所有元器件均可集成 在裸片上而不需要任何片外器件。
[0027] 需要说明的是，第一放大电路100为第一放大器101，且第一放大器101为class AB放大器。更具体的说，第一放大器101是共源共栅互补CMOS结构伪差分Class AB放大 器，也可以是NM0S结构。也就是说，射频信号经第一变压器102输入第一放大器101进行 放大，第一放大器101的输出端作为第一放大电路100的输出端，其输出后的信号经过隔直 电容耦合至第二放大电路200上。还需说明的是，在实际应用中，第一变压器102可以采用 1:3的变压器，以便实现较高的匹配增益。
[0028] 具体的说，本实施方式中的第一放大器101的具体结构图可以如图2所示，其 中，射频输入端通过第一变压器102 f禹合输入至第一放大器101，第一变压器102的输出 端VINP_N与第一放大器101中的第一 PM0S管112的栅极连接，第一变压器102的输出端 VINP_P与第三PM0S管117的栅极连接，第一变压器102的输出端VINN_P与第四NM0S管 120的栅极连接，第一变压器102的输出端VINN_N与第二NM0S管115的栅极连接，第一变 压器102的中间抽头VBP与PM0S管112、117的偏置电压连接，第一变压器102的中间抽头 VBN与共模电压采样反馈放大电路111的输出端连接；第一 PM0S管112的源极与第三PM0S 管117的源极共同连接电源（下简称"AVDD")，第一 PM0S管112的漏极与第二PM0S管113 的源极相连，第三PM0S管117的漏极与第四PM0S管118的源极相连，第二PM0S管113的 漏极与第四PM0S管118的漏极间连接有电感116,第二PM0S管113的栅极与第四PM0S管 118栅共同连接第一级的共栅管的P管偏置电压，第二PM0S管113的漏极与第一 NM0S管 114的漏极相连，第四PM0S管118的漏极与第三NM0S管119的漏极相连，第一 NM0S管114 的栅极与第三NM0S管119的栅极共同连接第一级的共栅管的N管偏置电压，第一 NM0S管 114的源极与第二NM0S管115的漏极相连，第三NM0S管119的源极与第四NM0S管120的 漏极相连，第二NM0S管115的源极与第四NM0S管120的源极相连并接地（AVSS)。其中，共 模电压采样反馈放大电路111的第一正输入端分别与第二PM0S管113的漏极与第一 NM0S 管114的漏极相连，作为第一放大器101的第一输出端（下简称"0UTP"），共模电压采样反 馈放大电路111的第二正输入端分别与第四PM0S管118的漏极与第三NM0S管119的漏极 相连，作为第一放大器101的第二输出端（下简称"0UTN"）。
[0029] 本实施方式中的第一放大器101通过第一变压器102的中间抽头给偏置电压，增 大了偏置信号和射频信号的隔离度。
[0030] 此外，第一放大器101除了采用如图2所示的电路结构外，还可以使用其他结构的 伪差分Class AB放大器，在此不再 列举。
[0031] 值得一提的是，第二放大电路200包含至少2个第二放大器201，具体的说，本实施 方式中为4个第二放大器201 ;各第二放大器201的正负输入端分别与第一放大电路100的 正负输出端相连，各第二放大器201的输出端分别作为第二放大电路200的输出端。具体 的说，第二放大器201为NM0S结构伪差分放大器，更具体的说，也是class AB放大器。使 得第二放大电路200的输出摆幅大，共模稳定。
[0032] 具体的说，本实施方式中的第二放大器201的具体结构图可以如图3所示，其中， 第一输入端通过第一电容211耦合输入至第二放大器201中的第八NM0S管216的栅极，第 二输入端通过第二电容212耦合输入至第二放大器201中的第六NM0S管214的栅极；第五 NM0S管213的漏极与第七NM0S管215的漏极分别作为第二放大器的第一输出端和第二输 出端连接至第二变压器202的输入端，且中间抽头与AVDD连接；第五NM0S管213的栅极 与第七NM0S管215的栅极共同连接第二级的共栅管的N管偏置电压，第五NM0S管213的 源极与第六NM0S管214的漏极相连，第七NM0S管215的源极与第八NM0S管216的漏极相 连，第六NM0S管214的源极与第八NM0S管216的源极共同连接模拟接地端AVSS。
[0033] 此外，第二放大器201除了采用如图3所示的电路结构外，还可以使用其他结构的 NM0S结构伪差分放大器或互补CMOS结构伪差分放大器，在此不再一一列举。
[0034] 还需说明的是，第三放大电路300包含至少2个第三放大器301，具体的说，本实施 方式中为4个第三放大器301 ;第三放大器301与第二放大器201 对应；第三放大电路 300的各第三放大器301的正负输入端分别与第二放大电路200的输出端通过第二变压器 202相连，各第三放大器301的输出端分别作为第三放大电路300的输出端。具体的说，第 三放大器301为伪差分放大器，也可以是伪差分非对称互补CMOS或NM0S结构放大器，更具 体的说，也是class AB放大器。
[0035] 具体的说，本实施方式中的第三放大器301的具体结构图可以如图4所示，其中， 第五PM0S管311的栅极作为第三放大器301的第一输入端PN端，第六PM0S管312的栅极 作为第三放大器301的第二输入端PP端，第十二NM0S管316的栅极作为第三放大器301 的第三输入端NP端，第十NM0S管314的栅极作为第三放大器301的第四输入端NN端；第 五PM0S管311的漏极与第九NM0S管313的漏极相连作为第三放大器301的第一输出端， 第六PM0S管312的漏极与第i^一 NM0S管315的漏极相连作为第三放大器301的第二输出 端，第三放大器301的第一输出端和第二输出端分别连接第三变压器302的输入端；第五 PM0S管311的源极与第六PM0S管312的源极共同连接电源，第九NM0S管313的栅极与第 十一 NM0S管315的栅极共同连接第三级的共栅管的N管偏置电压，第九NM0S管313的源 极与第十NM0S管314的漏极相连，第i^一 NM0S管315的源极与第十二NM0S管316的漏极 相连，第十NM0S管314的源极与第十二NM0S管316的源极共同连接AVSS。
[0036] 此外，第三放大器301除了采用如图4所示的电路结构外，还可以使用其他结构的 互补CMOS结构伪差分放大器或NM0S结构伪差分放大器，在此不再一一列举。
[0037] 具体的说，在实际应用中，第三放大器301与第二放大器201间设置的第二变压器 202为2:1变压器，也就是利用了变压器隔直，可以提高元器件间的集成度，节省芯片的面 积，另外，利用第二变压器202进行阻抗变换，使得第二放大电路200的输出端看到的负载 电容明显小于第三放大电路300的实际输入电容，有利于在较小的直流电流下实现较大的 增益，同时第三放大电路300的电容（也就是第三放大电路中MOS管栅极上寄生的电容） 在低频时不构成第二放大电路200的负载，有利于本发明实施方式中射频功率放大模块低 频时的稳定性。
[0038] 还需说明的是，第三放大器301的输出端连接第三变压器302,也就是说，本实施 方式中4个第三放大器301分别连接4个第三变压器302,4个第三变压器302的次级线圈 串联，可以串联合成各个放大器的输出，使得本实施方式中的射频功率放大模块的输出接 500hm负载即可得到瓦级的输出功率。
[0039] 其中，值得一提的是，第二放大电路200中的放大器数量与第三放大电路300中放 大器的数量一一对应，且与第三变压器302的数量同样一一对应，本实施方式以数量为4为 例。
[0040] 本实施方式相对于现有技术而言，主要区别及其效果在于：采用变压器作为输入 输出以及级间的匹配和阻抗变换电路，具有较大的工作带宽。射频信号经变压器输入转换 成差分信号，经第一放大电路100放大，产生电压增益，第二放大电路200利用第二变压 器202提供足够大的驱动电流，用于驱动第三放大电路300,第二变压器同时实现阻抗变 换，降低它的直流功耗，提高第二放大电路的效率，也就是提高本实施方式中射频功率放大 器的效率，然后第三放大电路300输出后通过串联合成的变压器最终合成为单端信号并输 出，使得增加功率放大芯片的输出摆幅。另外，本实施方式利用片上变压器把功率放大器中 最难集成的功率合成电路集成到了片上，把所有元器件都集成在裸片上，而不需要任何片 外器件，克服了功率放大器在集成度上的瓶颈。
[0041] 本发明的第二实施方式同样涉及一种射频功率放大模块，本实施方式和第一实施 方式大致相同，主要区别在于：第一实施方式中第二放大器201、第三放大器301和第三变 压器302的数量分别为4个，而本实施方式中，第二放大器201、第三放大器301和第三变压 器302的数量分别为3个，数量为3个时更具有实用性。具体的说，在第一实施方式中第三 放大器301采用差分互补CMOS结构，采用3. 4V电源电压，用4个单元合成，即可实现超过 31dBm的最大输出功率，满足3G、4G无线通信的要求；而在本实施方式中，第三放大器301 采用差分NM0S结构，采用3. 4V电源电压，用3个单元合成，即可实现超过35dBm的最大输 出功率，满足2G无线通信的要求。另外，使用较少的功率单元，有利于提高了合成效率。
[0042] 在实际应用中，第二放大器201、第三放大器301和第三变压器302的具体数量可 以取决于阻抗变换比。变压器的数量可以根据实际应用场景中的阻抗变换比决定，也就是 说，根据所需的输出的最大功率和采用的电源电压以及电路结构，可以确定阻抗变换比，而 变压器所实现的基本阻抗变换比跟变压器两线圈的匝数比的平方成正比。使得本实施方式 中的射频功率放大模块更为精确稳定，进一步拓展了本发明的应用场景。
[0043] 本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例， 而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
【权利要求】
1. 一种射频功率放大模块，其特征在于，包含：第一放大电路、第二放大电路、第三放 大电路、第一变压器、第二变压器和第三变压器；射频信号依次经所述第一放大电路、所述 第二放大电路、所述第三放大电路放大后，通过串联合成的所述第三变压器功率合成，并通 过其单端输出端输出； 其中，所述射频信号通过所述第一变压器输入所述第一放大电路； 所述第二放大电路的输出通过所述第二变压器输入至所述第三放大电路。
2. 根据权利要求1所述的射频功率放大模块，其特征在于，所述第一放大电路为第一 放大器，所述第一放大器为class AB放大器。
3. 根据权利要求2所述的射频功率放大模块，其特征在于，所述第一放大器为采用共 源共栅互补金属氧化物半导体晶体管的互补CMOS结构伪差分Class AB放大器。
4. 根据权利要求1所述的射频功率放大模块，其特征在于，所述第二放大电路包含至 少2个第二放大器；各所述第二放大器的正负输入端分别与所述第一放大电路的正负输出 端相连，各所述第二放大器的输出端分别作为所述第二放大电路的输出端。
5. 根据权利要求4所述的射频功率放大模块，其特征在于，所述第三放大电路包含至 少2个第三放大器；所述第三放大器与所述第二放大器 对应； 所述第三放大电路的各所述第三放大器的正负输入端分别与所述第二放大电路的输 出端通过所述第二变压器相连，各所述第三放大器的输出端分别作为所述第三放大电路的 输出端。
6. 根据权利要求5所述的射频功率放大模块，其特征在于，所述第三放大器为伪差分 非对称互补CMOS放大器。
7. 根据权利要求4所述的射频功率放大模块，其特征在于，所述第二放大器为NM0S结 构伪差分放大器。
8. 根据权利要求4所述的射频功率放大模块，其特征在于，所述第二放大器的数量为4 个，所述第三放大器的数量为4个。
9. 根据权利要求1至8中任意一项所述的射频功率放大模块，其特征在于，所述第一放 大电路和所述第二放大电路间设有隔直电容。
10. 根据权利要求1至8中任意一项所述的射频功率放大模块，其特征在于，所述第一 变压器、所述第二变压器和所述第三变压器均为片上变压器。
【文档编号】H03F3/20GK104124932SQ201410393305
【公开日】2014年10月29日 申请日期:2014年8月12日 优先权日:2014年8月12日
【发明者】唐鹏, 冯卫锋, 孙亚楠, 章国豪, 曾斌, 赵鹏, 康春雷, 郑爽爽, 张顶平, 赵家彦, 邓义奎, 杨红祥, 何长亮, 沈薇, 蔡之君, 李义梅, 舒志萍 申请人:豪芯微电子科技（上海）有限公司