一种射频负载驱动电路的制作方法

一种射频负载驱动电路的制作方法
【专利摘要】本发明涉及通信领域，公开了一种射频负载驱动电路。本发明中，包含：L个NMOS管与M个PMOS管，L为大于1的自然数，M为自然数，且L大于或者等于M；L个NMOS管共源共栅地连接；M等于1时，PMOS管按共源方式连接；M大于1时，M个PMOS管共源共栅地连接；源极与电源相连的PMOS管的栅极与第一输入电压相连，源极接地的NMOS管的栅极与第二输入电压相连；与PMOS管的漏极连接在一起的NMOS管的漏极为输出端；其余PMOS管共栅管的栅极对应连接各自的偏置电压，PMOS管共栅管的栅极的偏置电压组成第一组偏置电压，其余NMOS管共栅管的栅极对应连接各自的偏置电压，NMOS管共栅管的栅极的偏置电压组成第二组偏置电压。本发明提高了电路的耐压值与转换效率，还提高了电路的线性度。
【专利说明】一种射频负载驱动电路

【技术领域】
[0001]本发明涉及通信领域，特别涉及一种射频负载驱动电路。

【背景技术】
[0002]现有的射频负载驱动电路如图1所示，其中，101为射频负载驱动电路，102为射频负载，103为扼流电感，射频负载驱动电路由一个NMOS管(或是其他类型晶体管)1011组成，VDD为电源电压，Vin为输入信号。由于匪OS管1011的耐压值较低，导致其输出的电压摆幅比较小，对于给定的射频负载，得不到足够大的输出功率。
[0003]目前，解决上述问题的一个方案是，在射频负载驱动电路101与射频负载102之间串联一个射频负载阻抗变换网络，使射频负载驱动电路可以驱动射频负载，但是，当射频负载阻抗变换网络的变换比较大时，功率损耗较大，转换效率较低。
[0004]解决上述问题的另一个方案是，在射频负载驱动电路101中，与NMOS管1011串联数个NMOS管，以提高耐压值，但是，这样，又会引入寄生电容和寄生电阻，导致各NMOS管联通，等效于各NMOS管串联，电阻变大，转换效率变低。
[0005]如何在射频负载驱动电路的耐压值与效率之间进行折中，是一个亟待解决的问题。
[0006]此外，线性射频负载驱动电路需要固定的转换增益(表现为MOS管的跨导gm)，但是，在图1所示的射频负载驱动电路中，跨导随NMOS管1011的栅源电压(Ves)、源漏电压(Vds)增大而增大，具体如图2A、图2B所示。而且，3G、4G通信网络需要线性放大的射频负载驱动电路，但是，NMOS管1011有很强的非线性，需要对非线性进行补偿。
[0007]现有技术中，随着静态工作点的栅源电压和工作信号大小的变化，射频负载驱动电路划分为A类、B类、AB类与C类，射频负载驱动电路中MOS管的静态工作点和工作信号变化范围在在MOS管电流-电压转移特性曲线中的位置如图3所示。其中，横轴是栅源电压(Ves)，纵轴是漏极电流ID，301、302、303、304分别为A类、AB类、B类、C类的工作区间。静态栅源电压较高输入信号较小时，Id在静态工作点附近，可看做Id随Ves线性变化，A类工作区间的跨导接近一固定值，相当于一线性工作范围，但是，该范围太小；通常的线性功率放大器工作在AB类工作区间，但Id也不随Ves线性变化，放大器表现出非线性。此外，由于静态栅源偏置电压越大，效率越低，从图3可知，A类射频负载驱动电路的线性度最高，但是，效率最低类和C类射频负载驱动电路的线性度很低，但是，效率高;AB类射频负载驱动电路对线性度、效率适进行了折中。
[0008]解决A类射频负载驱动电路的线性区间范围太小，效率低，AB类工作区间线性度较差的一个方案是，采用伪差分结构的射频负载驱动电路，具体如图4所示，其中，401为射频负载驱动电路，402为射频负载，4031与4032为扼流电感，射频负载驱动电路401由NMOS管(或是其他类型晶体管)4011与4012组成，在两个输入端分别输入信号差分Vini与VIN2，该单元的输出电流与输入电压之间的转移特性曲线如图5中实线501所示，虚线502为比对直线；原点附近可看做线性变化区，从图5可知，该线性区间范围有所增大，但是，范围还是较小，当输入信号变大时，输出电流线加速增大，然后再减速增大，当放大器接近饱和时，他的出电流变化缓慢，直至不在随输入信号变大而变大。这样的线性度不满足实际需要。
[0009]解决上述问题的另一个方案是，在电源侧串联一个PMOS管，构成互补CMOS结构，具体如图6所示，其中，601为射频负载驱动电路，6011为NMOS管，6012为PMOS管，602为射频负载，Vin为输入信号；该单元的输出电流与输入电压之间的转移特性曲线和图5中实线501相似。或者，采用如图7所示的互补差分结构的射频负载驱动电路，其中，7011与7012为NMOS管，7013与7014为PMOS管，他们共同组成射频负载驱动电路，702为射频负载，在两个输入端分别输入信号Vini与Vin2，该电路的输出电流与输入电压之间的转移特性曲线也和图5中实线501相似。
[0010]在理想情况下，驱动射频负载电路的输出电流随输入电压线性变化，具体如图5虚线502所示，增益(代表有效跨导)不随输入功率改变，具体如图8所示，而实际的AB类射频负载驱动电路的增益会随输入功率而改变。在实际应用中，如图9所示，为了减小静态电流，驱动射频负载电路往往工作在较深的CLASS-AB状态，小信号下，PA(功率放大器)的增益较小(A),增益随着输入功率增大而增大(B)，增益先随输出功率增大至最大值(C)；当输出功率接近最大值时(D)，放大器会由于输出接近饱和(这时，放大器为弱饱和工作状态，放大器件的放大能力开始由于输出摆幅太大而减弱)，进而增益减小，当输出功率达到饱和功率时(E)，增益迅速减小，而输出功率几乎不再增加。
[0011]另外，射频负载驱动电路中的NMOS管的栅极电容Cn与栅源电压的关系如图10所示，其中，Vth为阈值电压。理想情况下，电容Cn为固定值最好，实际上，电容Cn在阈值附近是变化的，会引入幅度-相位(AM-PM)失真，N管的变化趋势与P管的变化趋势相反，如图10和12所示。当MOS管工作在高频状态是，由于衬底寄生电阻比较大，MOS管工作在积累状态时，从栅端看进去的总有效电容不会受积累型MOS电容的影响，MOS管工作在截止区是栅端电容近乎不受栅源电压的影响，如图11和13所示。同时采用NMOS管和PMOS管的互补CMOS结构，可以抵消掉一部分AM-PM失真，提高电路的线性度。


【发明内容】

[0012]本发明的目的在于提供一种射频负载驱动电路，可以提高电路的耐压值，又可以提闻电路的转换效率。
[0013]为解决上述技术问题，本发明的实施方式提供了一种射频负载驱动电路，包含:L个N型金属-氧化物-半导体场效应晶体管NMOS管与M个P型金属-氧化物-半导体场效应晶体管PMOS管，其中，L为大于I的自然数，M为自然数，且L大于或者等于M ;
[0014]所述L个NMOS管共源共栅地连接；M等于I时，所述PMOS管按共源方式连接；M大于I时，所述M个PMOS管共源共栅地连接；其中，所述L个NMOS管在接地侧，所述M个PMOS管在电源侧；
[0015]源极与电源相连的PMOS管的栅极与第一输入电压相连，源极接地的NMOS管的栅极与第二输入电压相连；与PMOS管的漏极连接在一起的NMOS管的漏极为输出端；
[0016]其余所述PMOS管共栅管的栅极对应连接各自的偏置电压，所述PMOS管共栅管的栅极的偏置电压组成第一组偏置电压，其余所述NMOS管共栅管的栅极对应连接各自的偏置电压，所述NMOS管共栅管的栅极的偏置电压组成第二组偏置电压。
[0017]本发明的实施方式还提供了一种射频负载驱动电路，包含:第一单元与第二单元;
[0018]其中，所述第一单元和所述第二单元采用相同的电路结构，且同为上述的射频负载驱动电路；
[0019]所述第一单元与所述第二单元对称连接形成伪差分结构，所述第一单元与所述第二单元共用同一电源。
[0020]本发明实施方式相对于现有技术而言，由于NMOS管的耐压值较小，但其载流子迁移率高，导通电阻小，将其连接在接地侧，利用串联数目较多的NMOS管可以提高电路的耐压值；同时，由于PMOS管的载流子迁移率低，导通电阻较大，但其热载流子效应较弱，耐压值较高，将其连接在电源侧，利用串联数目较少的PMOS管可以提高电路的转换效率，本实施方式的射频负载驱动电路在耐压值与转换效率之间折中。
[0021]另外，分别调整所述NMOS管与所述PMOS管的栅长为对应的预设值。根据电路耐压值的要求，将上述的NMOS管与PMOS管的栅长设为对应的预设值，这样，可以使电路的耐压值和转换效率都满足实际需要。
[0022]另外，所述NMOS管共源管的栅长为0.13微米。NMOS管共源管的栅长为所采用工艺的特征尺寸(即，工艺支持的最小栅长)。对于0.13微米工艺，0.13微米是NMOS管的最小栅长，这样，可以从NMOS管的角度最大限度地提高电路的转换效率，减小该驱动电路的输入电容，有利于提高整个电路的功率增加效率(PAE)。
[0023]另外，根据所述输出端的电压分别调整所述NMOS管、所述PMOS管的栅长、栅宽以及栅极的静态偏置电压为对应的预设值。这样，可以提高NMOS管、PMOS管的总有效跨导线性度，并使总等效寄生电容接近于固定值。
[0024]另外，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路；所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接；所述反馈电路的输入端与所述射频负载驱动电路的输出端相连，输出端通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。这样，可以使源极接电源的PMOS管、源极接地的NMOS管工作在预设的静态偏置状态下，进而提高静态偏置状态的稳定性。
[0025]另外，还包含第一电流镜、第一隔交流电路、第二电流镜与第二隔交流电路；所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接；所述第二电流镜通过所述第二隔交流电路同所述接地的NMOS管的栅极相连。同样，可以使源极接电源的PMOS管、源极接地的NMOS管工作在合适的静态偏置状态下，进而提高静态偏置状态的稳定性。

【专利附图】

【附图说明】
[0026]图1是根据现有技术中的简单的射频负载驱动电路结构示意图；
[0027]图2A是根据现有技术中NMOS管的跨导与栅源电压的关系曲线示意图；
[0028]图2B是根据现有技术中NMOS管的跨导与源漏电压的关系曲线图；
[0029]图3是根据现有技术中的A类、B类、AB类与C类射频负载驱动电路中MOS管的电流-电压转移特性曲线图；
[0030]图4是根据现有技术中的差分结构的射频负载驱动电路结构示意图；
[0031]图5是图4中的射频负载驱动电路的输出电流与输入电压之间的转移特性曲线图；
[0032]图6是根据现有技术中的互补CMOS结构的射频负载驱动电路结构示意图；
[0033]图7是根据现有技术中的互补差分结构的射频负载驱动电路结构示意图；
[0034]图8是根据现有技术中的理想情况下射频负载驱动电路的增益与输入功率的关系不意图；
[0035]图9是根据现有技术中的AB类射频负载驱动电路的增益与输入功率的关系示意图；
[0036]图10是根据现有技术中的NMOS管的栅极电容与栅源电压的关系示意图；
[0037]图11是根据现有技术中的NMOS管的总有效电容与栅源电压的关系示意图；
[0038]图12是根据现有技术中的PMOS管的栅极电容与栅源电压的关系示意图；
[0039]图13是根据现有技术中的PMOS管的总有效电容与栅源电压的关系示意图；
[0040]图14是根据本发明第一实施方式的射频负载驱动电路结构示意图；
[0041]图15是根据本发明第一实施方式中的射频负载驱动电路结构示意图；
[0042]图16是根据本发明第一实施方式中的大信号下输出端电压与输入功率的关系不意图；
[0043]图17是根据本发明第一实施方式中的小信号下输出端电压与输入功率的关系示意图；
[0044]图18是根据本发明第二实施方式的射频负载驱动电路结构示意图；
[0045]图19是根据本发明第三实施方式的射频负载驱动电路结构示意图；
[0046]图20是根据本发明第四实施方式的射频负载驱动电路结构示意图；
[0047]图21是根据本发明第四实施方式中的射频负载驱动电路结构示意图；
[0048]图22是根据本发明第五实施方式的射频负载驱动电路结构示意图；
[0049]图23是根据本发明第六实施方式的射频负载驱动电路结构示意图。

【具体实施方式】
[0050]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。
[0051]本发明的第一实施方式涉及一种射频负载驱动电路，具体如图14所示，包含:L个NMOS管1401与M个PMOS管1402，其中，L为大于I的自然数，M为自然数，且L大于或者等于M。
[0052]具体地说，L个NMOS管1401与M个PMOS管1402共源共栅地连接，M大于I时，M个PMOS管1402共源共栅地连接，其中，L个NMOS管1401在接地侧，M个PMOS管1402在电源侧；源极与电源(VDD)相连的PMOS管1402的栅极与第一输入电压(Vini)相连，源极接地的NMOS管1401的栅极与第二输入电压(Vin2)相连；与PMOS管1402的漏极连接在一起的NMOS管1401的漏极为输出端(Vot);其余PMOS管1402共栅管的栅极对应连接各自的偏置电压，PMOS管共栅管的栅极的偏置电压组成第一组偏置电压(VBl)，同样，其余NMOS管1401共栅管的栅极对应连接各自的偏置电压，NMOS管共栅管的栅极的偏置电压组成第二组偏置电压(VB2)。
[0053]所谓共源共栅，是指两个以上NMOS管(或PMOS管)中一个按共源(源极接地或接电源，栅极接输入信号)方式连接，其余按共栅(栅极接偏置电压，源极接输入信号(一般是其他管子的漏极，漏极接其他电路的输入或者作为电路的输出端口))方式连接。
[0054]在本实施方式中，以L等于2，M等于I为例，进行详细介绍。
[0055]如图15所示的射频负载驱动电路包含2个NMOS管1401与I个PMOS管1402，PMOS管按共源方式连接。PMOS管1402的源极与电源相连，漏极与一个NMOS管1401 (共栅管)的漏极相连，作为射频负载驱动电路的输出端(Vtot)，栅极与第一输入电压(Vini)相连；与PMOS管1402相邻的NMOS管1401 (共栅管)的源极与另一个NMOS管1401 (共源管)的漏极相连，栅极连接第二偏置电压(VB2)，另一个NMOS管1401的栅极与第二输入电压(Vin2)相连，源极接地。
[0056]由于NMOS管的耐压值较小，但其载流子迁移率高，采用一定的面积晶体管，其导通电阻明显小于PMOS管，并连接在接地侧，利用2个NMOS管1401构成共源共栅结构，可以明显提高电路的耐压值，同时也不会有很大的导通电阻；与之相反，由于PMOS管的载流子迁移率低，采用一定的面积晶体管其导通电阻较大，但其热载流子效应较弱，耐压值比NMOS管高，并连接在电源侧，只利用一个PMOS管可以提高电路的转换效率，同时不会明显降低整个电路的耐压值，在耐压值与转换效率之间折中。
[0057]进一步地，分别调整NMOS管1401与PMOS管1402的栅长为对应的预设值，从而调高源漏极之间的击穿电压，来进一步提高电路的耐压值。优选地，NMOS管1401的栅长可以取为最小栅长(对于0.13微米工艺，最小栅长为0.13微米)，PMOS管1402可以根据耐压值的需要确定栅长，以最大程度地提高电路的耐压值。在实际设计中，测试PMOS管在不同栅长情况下，其工作寿命，满足所需工作寿命的最小栅长即为PMOS管的栅长的预设值。
[0058]值得一提的是，当采用2个NMOS管而只采用I个PMOS管时，PMOS管如果取最小沟道长度(栅长)，其导通电阻比较小，但其耐压值会小于采用共源共栅结构的NMOS管，可以适当增加其(PM0S管)沟道长度(栅长)来提高其耐压值。同时，让输出节点(输出端)的偏置电压更接近电源电压VDD，也可以弥补由只采用一个PMOS管带来的耐压值较小的不足，提高电路整体的耐压性。
[0059]另外，在没有信号时，NMOS管、PMOS管的静态电流⑴分别与NMOS管、PMOS管的栅长成反比，与二者的栅宽成正比，还与VesT的平方成正比，其中，VesT为栅源电压(Ves)与阈值电压(Vth)的差值，即有/I I.^s7，当考虑到沟道调制效应时，静态电流还会随漏源电压的绝对值增大而增大。所以调整NMOS管、PMOS管的栅长(L)、栅宽(W)以及栅极的静态偏置电压，可以调整二者的静态电流。二者的静态电流是相等的，输出端电压(Vom)就取决于沟道调制效应，因此同时可以利用沟道调制效应调整电路的输出端电压(Vtot)。小信号的电路工作情况与此相似，输出节点的平均电压约为静态电压；当大信号下，尤其是输出摆幅很大时，工作情况会发生变化。MOS管在每个信号周期内，会不停的在饱和区、线性区和截止区之间切换，流过NMOS管和PMOS管的总平均电流还是相等的，但输出节点的平均电压不再是有沟道调制效应决定，而是由MOS管在大信号下的上拉能力和下拉能力决定。随之输入信号变大，可以让PMOS管先进入线性区(M0S管的线性区是指漏源电压Vds小于过驱动电压Vgst的工作情况，这时，MOS管的跨导较小，且随Vds减小而减小，这时源漏极之间的导通电阻接近为线性电阻，但不能提供较强的驱动跨导)，然后上拉能力相对于NMOS管的下拉能力变弱，这时输出节点的平均电压就开始下降，直到NMOS管也进入线性区，并逐步过渡到开关状态，这时PMOS管和NMOS管都工作在开关状态，上拉和下拉能力相似，这时输出电压的平均值在电源电压的一半左右，如图16中1602所示。
[0060]输出端平均电压与输入功率的关系如图16所示，C点为PMOS管的临界饱和电压点(部分工作时间开始进入线性区的工作状态)，F点为NMOS管的临界饱和电压点。在实际工作中，PMOS管和NMOS管的上拉能力和下拉能力会与初始设计值有一定的偏差，这时输出节点的平均电压就会偏离预设值。假如在设计中，想要得到如1602所示的曲线关系，而实际得到了如图1601的曲线关系，可减小PMOS管的尺寸(W与L的比值)或增加NMOS管的尺寸，使其向1602趋近；相应地，如果实际得到了如图1603的曲线，可增大PMOS管的尺寸(W与L的比值)或减小NMOS管的尺寸，使其向1602趋近。
[0061]更进一步地，在本实施方式中，确定静态电流输出端的电压之后，还可以同时调整NMOS管1401、PMOS管1402的栅长(L)、栅宽(W)以及栅极的静态偏置电压为对应的预设值，保证静态电流和输出端电压不变。这时，放大管尺寸越大，对应的|vgs|越小,小信号跨导gm越大，电路的小信号增益越大，放大管越接近B类工作区间，转换效率越高，但这时电路增益会随输入信号增大而增大，如图17中B点所示。对于非对称互补CMOS结构,它的优点就在于，PMOS管(1701为NMOS管的有效跨导随输入功率变化的曲线)和NMOS管(1702为NMOS管的有效跨导随输入功率变化的曲线)工作条件是不一样的，对于该实例，PMOS管的增益曲线1703先接近饱和工作状态(C)，这时PMOS管的有效跨导开始随输入信号增大而减小，而NMOS管的有效跨导继续随输入信号增大而增大，两者的非线性相互抵消补偿了整体的线性度(D)，这时输出节点平均电压是随输入信号增大而降低的，相当于PMOS管的供电电源电压不断增大，因此PMOS管贡献的有效跨导只是缓慢减小。当输入信号继续增大，NMOS管也接近饱和工作状态(E)，NMOS管的有效跨导也开始下降。输入信号继续增大NMOS管进入饱和工作状态(F)，整体有效跨导变小，整个放大器出现增益压缩，1704对应整体的IdB压缩点。随着输入信号继续增大，NMOS管进入深度饱和工作状态(G)，这时输出功率不再增加，POMS管和NMOS管都进入开关状态，这时，电路的转换效率很高，等效跨导急剧下降，只适用于非线性PA。对于线性PA，E点至F点之间的区间是适合工作的最大功率区间，这只区间，PMOS管工作在开关管状态，NMOS管工作在弱饱和工作状态，这时，有很高的转换效率，而线性度并没有明显恶化。
[0062]非对称互补CMOS结构巧妙利用了电路的非对称性,让NMOS管和PNMOS管的非线性之间相互补偿，让二者总有效跨导具有较高的线性度。同时，让二者中的一个先进入开关工作状态，而整体的IdB压缩点取决于后进入饱和工作状态的MOS管有效跨导的线性度，这样可以获得更大的线性转换效率。
[0063]更进一步地，根据输出端的电压分别调整NMOS管1401、PM0S管1402的栅长(L)、栅宽(W)以及栅极的静态偏置电压为对应的预设值，还可以提高NMOS管、PMOS管的电容线性度。由图11和图13可以看出，对于高频信号，NMOS管的栅电容是随栅电压增大而增大的，而PMOS管的栅电容是随着栅电压增大而减小的，本身二者之间是相互补偿的，对于交流信号，二者会表现出不同的非线性，在实际应用中可以给二者不同的宽长比和过驱动电压(Vcst)可以让二者整体表现出较好的线性度。
[0064]需要说明的是，由于本实施方式中举例的PMOS管1402只有I个，没有多余的PMOS管1402，所以不包含第一组偏置电压(VBl)。但是，在实际应用中，包含多个PMOS管1402时，不与电源相连的PMOS管1402(共栅管)的栅极需要对应连接第一组偏置电压(VBl)中各自的偏置电压。
[0065]与现有技术相比，由于NMOS管的耐压值较低，载流子迁移率高，导通电阻小，将串联数目较多的NMOS管连接在接地侧，可以提高电路的耐压值；同时，由于PMOS管的导通电阻较大，耐压值较高，将串联数目较少的PMOS管连接在电源侧，可以提高电路的转换效率。
[0066]本发明的第二实施方式涉及一种射频负载驱动电路。第二实施方式在第一实施方式的基础上作了进一步改进，主要改进之处在于:在本发明第二实施方式中，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路，可以提高射频负载驱动电路的稳定性。
[0067]在本实施方式中，仍以L等于2，M等于I为例，进行介绍。
[0068]如图18所示，第一电流镜1801通过第一隔交流电路同源极接电源的PMOS管1402的栅极相连接。其中，第一电流镜1801包含一个PMOS管18011和第一参考电流源18012 ；该PMOS管18011的源极与电源(VDD)相连，栅极与漏极相连后，分别与第一隔交流电路、第一参考电流源18012相连，第一参考电流源18012另一端接地。由于第一电流镜1801中的PMOS管18011与PMOS管1402的栅源电压相等，那么二者的静态沟道电流与各自的宽长比(W/L)之比成正比，这相当于给PMOS管1402提供了静态偏置，可以提高其工作稳定性。
[0069]同时，第一隔交流电路在第一电流镜1801、源极接电源的PMOS管1402之间形成交流隔离，避免该PMOS管1402的栅极的射频信号耦合到第一电流镜2001中影响其正常工作，进一步提闻了射频负载驱动电路的稳定性。
[0070]反馈电路1802的输入端与射频负载驱动电路的输出端(Vtot)相连，输出端通过第二隔交流电路同源极接地的NMOS管的栅极相连。其中，反馈电路1802包含采样电路与比较放大器18021 ;采样电路的输入端与射频负载驱动电路的输出端(Vom)相连，用于采集射频负载驱动电路的输出电压的直流分量和低频分量，米样电路的输出端与比较放大器18021的同相输入端相连，将采集的射频负载驱动电路的输出电压的直流分量和低频分量均输出至比较放大器18021，以供比较；比较放大器18021的反相输入端输入参考电压(Vief)，比较放大器18021将射频负载驱动电路的输出电压的直流分量和低频分量与参考电压进行比较，然后将二者的差值放大，并通过第二隔交流电路反馈至源极接地的NMOS管1401的栅极，该NMOS管1401同时也是一个简单的反相放大器，这样，就构成一个负反馈环路，可以使输出节点的偏置电压稳定在参考电压(U上，使源极接地的NMOS管1401的栅源电压以及输出节点的偏置电压可以稳定在一定的预设值上，提高工作的稳定性。
[0071]同时，第二隔交流电路用于在反馈电路1802的输出端和源极接地的NMOS管1401的栅极之间形成交流隔离，避免二者的交流成分相互产生影响，进一步提高了射频负载驱动电路的稳定性。
[0072]这样，本实施方式中的射频负载驱动电路可以使源极接电源的PMOS管以及源极接地的NMOS管工作在相关静态偏置状态下，在工艺电压温度等因素变化时，仍可保证输出节点工作在合适的电压上，进而提高射频负载驱动电路的稳定性。
[0073]本发明第三实施方式涉及一种射频负载驱动电路，具体如图19所示。第三实施方式与第二实施方式大致相同，主要区别之处在于:在第二实施方式中，利用反馈电路1802对源极接地的NMOS管1401(共源管)的栅源电压进行校准，提高工作的稳定性。而在本发明第三实施方式中，利用第二电流镜1901对源极接地的NMOS管1401(共源管)的栅源电压进行校准，提高工作的稳定性，保证了本发明实施方式的灵活性。
[0074]具体地说，本实施方式中，第一电流镜1801与第二实施方式中的第一电流镜1801相似，在此不再赘述。
[0075]第二电流镜1901通过第二隔交流电路同源极接地的NMOS管1401的栅极相连。第二电流镜1901包含一个NMOS管19011和第二参考电流源19012，该参考电流源19012和第一电流镜1801中的参考电流源18012源自同一参考电流源，以便保证二者为整个射频负载驱动电路提供的偏置电流是一样的；该NMOS管19011的源极接地，栅极与漏极相连后，分别与第二隔交流电路、第二参考电流源19012相连，第二参考电流源19012另一端与电源相连。由于第二电流镜1901中的NMOS管19011与源极接地的NMOS管1401的栅源电压相等，那么二者的沟道电流与各自的宽长比(W/L)之比成正比，这相当于给NMOS管1401提供了静态偏置。这样，第一电流镜1801和第二电流镜1901相互之间没有影响，二者提供的偏置既相关又相互独立，简单容易实现，相对于采用负反馈实现的偏置，消耗电流少，占用面积小，也不存在反馈回路的稳定性问题，而且NMOS管的偏置电压不会随输出节点的工作状态发生明显的变化，可以提高其工作稳定性。
[0076]本实施方式中，包含第一电流镜1801与第二电流镜1901，同样可以使源极接电源的PMOS管、源极接地的NMOS管工作在静态偏置状态下，进而提高射频负载驱动电路的稳定性，并保证了本实施方式的灵活性。
[0077]本发明第四实施方式涉及一种射频负载驱动电路，具体如图20所示，包含:第一单元2001与第二单元2002。
[0078]其中，第一单元2001与第二单元2002均为第一实施方式中的射频负载驱动电路，第一单元2001与第二单元2002对称连接形成伪差分结构，第一单元2001与第二单元2002共用同一电源。
[0079]具体地说，第一单元2001中，源极与电源(VDD)相连的PMOS管1402的栅极为第一负输入端(Vinin)，源极接地的NMOS管1401的栅极为第二负输入端(Vin2n);与PMOS管1402的漏极连接在一起的NMOS管1401的漏极为正输出端(Vtotp)。
[0080]第二单元2002中，源极与电源(VDD)相连的PMOS管1402的栅极的为第一正输入端VIN1P，源极接地的NMOS管1401的栅极为第二正输入端Vin2p ;与PMOS管1402的漏极连接在一起的NMOS管1401的漏极为负输出端(Vqutn)。
[0081]每一个单元中仅包含2个NMOS管1401与I个PMOS管1402的射频负载驱动电路如图21所示。由于图21所示的射频负载驱动电路与图20所示的射频负载驱动电路相似，在此不再赘述。
[0082]本实施方式与第一实施方式相似，可以提高电路的转换效率、耐压值和线性度。
[0083]本发明第五实施方式涉及一种射频负载驱动电路，在第四实施方式的基础上作了进一步改进，具体如图22所示，包含:第一单元2001与第二单元2002。
[0084]其中，第一单元2001采用第二实施方式中的射频负载驱动电路的结构，第二单元2002为第一实施方式中的射频负载驱动电路；第一隔交流电路、第二隔交流电路和采样电路均为差分结构，需同时采差分输出端(VOTN、Voutp)的电压和为差分输入端((VIN1N、Vinip,Vin2n> Vin2p)提供偏置电压。
[0085]第一单元2001与第二单元2002对称连接形成伪差分结构，第一单元2001与第二单元2002共用同一电源；第一单元2001与第二单元2002中，源极接电源的PMOS管1402的栅极(VIN1N、VIN1P)分别与第一隔交流电路的两个差分输出端相连，第一隔交流电路的输入端同第一电流镜1801相连，且第一单元2001与第二单元2002的输出端(VQUTN、Voutp)分别与反馈电路1802的两个差分输入端相连，反馈电路1802的输出端与第二隔交流电路的输入端相连，第二隔交流电路的两个差分输出端分别与第一单元2001、第二单元2002中源极接地的NMOS管的栅极(VIN2N、Vin2p)相连。具体地说，第一单元2001与第二单元2002的输出端(Voti^Vtotp)分别与反馈电路1802中采样电路的两个差分输入端相连。
[0086]实际上，伪差分结构的射频功率驱动电路中的两个对称组成部分共享了辅助的偏置电路(第一电流镜1801、反馈电路1802、第一隔交流电路与第二隔交流电路)。
[0087]本实施方式与第二实施方式相似，可以提高射频负载驱动电路的稳定性。
[0088]本发明第六实施方式涉及一种射频负载驱动电路，在第四实施方式的基础上作了进一步改进，具体如图23所示，包含:第一单元2001与第二单元2002。
[0089]其中，第一单元2001采用第三实施方式中的射频负载驱动电路的结构，第二单元2002为第一实施方式中的射频负载驱动电路；第一隔交流电路、第二隔交流电路均为差分结构，需同时为差分输入端(ν?Ν1Ν、V胃、VIN2N、Vin2p)提供偏置电压。
[0090]第一单元2001与第二单元2002对称连接形成伪差分结构，第一单元2001与第二单元2002共用同一电源。
[0091]第一单元2001与第二单元2002中，源极接电源的PMOS管1402的栅极(VIN1N、VIN1P)分别与第一隔交流电路的两个差分输出端相连，第一隔交流电路的输入端同第一电流镜1801相连，源极接地的NMOS管的栅极(VIN2N、Vin2p)分别与第二隔交流电路的两个差分输出端相连，第二隔交流电路的输入端同第二电流镜1901相连。
[0092]实际上，伪差分结构的射频功率驱动电路中的两个对称组成部分共享了辅助的偏置电路(第一电流镜1801、第二电流镜1901、第一隔交流电路与第二隔交流电路)。
[0093]本实施方式与第三实施方式相似，可以提高工作的稳定性，并保证了本发明实施方式的灵活性。
[0094]本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
【权利要求】
1.一种射频负载驱动电路，其特征在于，包含:L个N型金属-氧化物-半导体场效应晶体管NMOS管与M个P型金属-氧化物-半导体场效应晶体管PMOS管，其中，L为大于I的自然数，M为自然数，且L大于或者等于M ； 所述L个NMOS管共源共栅地连接；M等于I时，所述PMOS管按共源方式连接；M大于I时，所述M个PMOS管共源共栅地连接；其中，所述L个NMOS管在接地侧，所述M个PMOS管在电源侧； 源极与电源相连的PMOS管的栅极与第一输入电压相连，源极接地的NMOS管的栅极与第二输入电压相连；与PMOS管的漏极连接在一起的NMOS管的漏极为输出端； 其余所述PMOS管共栅管的栅极对应连接各自的偏置电压，所述PMOS管共栅管的栅极的偏置电压组成第一组偏置电压，其余所述NMOS管共栅管的栅极对应连接各自的偏置电压，所述NMOS管共栅管的栅极的偏置电压组成第二组偏置电压。
2.根据权利要求1所述的射频负载驱动电路，其特征在于，分别调整所述NMOS管与所述PMOS管的栅长为对应的预设值。
3.根据权利要求2所述的射频负载驱动电路，其特征在于，所述NMOS管共源管的栅长为0.13微米。
4.根据权利要求1所述的射频负载驱动电路，其特征在于，根据所述输出端的电压分别调整所述NMOS管、所述PMOS管的栅长、栅宽以及栅极的静态偏置电压为对应的预设值。
5.根据权利要求1所述的射频负载驱动电路，其特征在于，L等于2，M等于I。
6.根据权利要求1所述的射频负载驱动电路，其特征在于，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路； 所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接； 所述反馈电路的输入端与所述射频负载驱动电路的输出端相连，输出端通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。
7.根据权利要求6所述的射频负载驱动电路，其特征在于，所述第一电流镜为一个PMOS管和第一参考电流源； 所述PMOS管的源极与电源相连，栅极与漏极相连后，分别与所述第一隔交流电路及所述第一参考电流源相连。
8.根据权利要求6所述的射频负载驱动电路，其特征在于，所述反馈电路包含采样电路与比较放大器； 所述采样电路的输入端与所述射频负载驱动电路的输出端相连，输出端与所述比较放大器的同相输入端相连；所述比较放大器的反相输入端输入参考电压；所述比较放大器的输出端通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。
9.根据权利要求1所述的射频负载驱动电路，其特征在于，还包含第一电流镜、第一隔交流电路、第二电流镜与第二隔交流电路； 所述第一电流镜通过所述第一隔交流电路同所述源极接电源的PMOS管的栅极相连接； 所述第二电流镜通过所述第二隔交流电路同所述源极接地的NMOS管的栅极相连。
10.根据权利要求9所述的射频负载驱动电路，其特征在于，所述第一电流镜为一个PMOS管和第一参考电流源； 所述PMOS管的源极与电源相连，栅极与漏极相连后，分别与所述第一隔交流电路及所述第一参考电流源相连； 所述第二电流镜为一个NMOS管和第二参考电流源； 所述NMOS管的源极接地，栅极与漏极相连后，分别与所述第二隔交流电路及所述第二参考电流源相连。
11.一种射频负载驱动电路，其特征在于，包含:第一单元与第二单元； 其中，所述第一单元和所述第二单元采用相同的电路结构，且同为如权利要求1所述的射频负载驱动电路； 所述第一单元与所述第二单元对称连接形成伪差分结构，所述第一单元与所述第二单元共用同一电源。
12.根据权利要求11所述的射频负载驱动电路，其特征在于，还包含第一电流镜、第一隔交流电路、反馈电路与第二隔交流电路； 其中，所述第一隔交流电路、所述第二隔交流电路与所述反馈电路均为差分结构；所述第一电流镜与所述第一隔交流电路的输入端相连；所述第一隔交流电路的两个差分输出端分别与所述第一单元、所述第二单元中源极接电源的PMOS管的栅极相连接； 所述反馈电路的两个差分输入端分别与所述射频负载驱动电路的正、负输出端相连，输出端与所述第二隔交流电路的输入端相连；所述第二隔交流电路的两个差分输出端分别与所述第一单元、所述第二单元中源极接地的NMOS管的栅极相连。
13.根据权利要求12所述的射频负载驱动电路，其特征在于，所述反馈电路包含采样电路与比较放大器； 其中，所述采样电路为差分结构； 所述采样电路的两个差分输入端分别与所述射频负载驱动电路的正、负输出端相连，输出端与所述比较放大器的同相输入端相连；所述比较放大器的反相输入端输入参考电压；所述比较放大器的输出端与所述第二隔交流电路的输入端相连。
14.根据权利要求11所述的射频负载驱动电路，其特征在于，还包含第一电流镜、第一隔交流电路、第二电流镜与第二隔交流电路； 其中，所述第一隔交流电路、所述第二隔交流电路均为差分结构； 所述第一电流镜与所述第一隔交流电路的输入端相连；所述第一隔交流电路的两个差分输出端分别与所述第一单元、所述第二单元中源极接电源的PMOS管的栅极相连接；所述第二电流镜与所述第二隔交流电路的输入端相连；所述第二隔交流电路的两个差分输出端分别与所述第一单元、所述第二单元中源极接地的NMOS管的栅极相连。
【文档编号】H03K19/094GK104184460SQ201410398087
【公开日】2014年12月3日 申请日期:2014年8月13日 优先权日:2014年8月13日
【发明者】孙亚楠, 唐鹏, 冯卫锋, 章国豪, 曾斌, 赵鹏, 康春雷, 郑爽爽, 张顶平, 赵家彦, 邓义奎, 杨红祥, 何长亮, 沈薇, 蔡之君, 李义梅, 舒志萍 申请人:豪芯微电子科技（上海）有限公司