循环型模数转换器的制造方法
【专利摘要】本发明是有关于一种循环型模数转换器，包括：乘积运算放大器、缓冲器、附加电容、比较器、数模转换器、输入开关、第一开关以及第二开关，输入开关由采样时钟控制，第一开关和第二开关由双相非交叠时钟控制；在输入开关闭合时，外部输入电压与缓冲器的输入端联通；在第一开关闭合时，乘积运算放大器处于采样相状态，缓冲器的输出端与乘积运算放大器中的储能元件联通；在第二开关闭合时，乘积运算放大器的输出端与缓冲器的输入端和附加电容分别联通，且缓冲器的输出端与两个比较器的输入端分别联通；比较器的输出端与数模转换器的输入端分别连接。本发明提供的技术方案能够有效降低循环型模数转换器的功耗，并进一步减小了循环型模数转换器的面积。
【专利说明】循环型模数转换器
【技术领域】
[0001]本发明涉及模数转换技术，特别是涉及一种循环型模数转换器。
【背景技术】
[0002]模数转换器作为模拟电路与数字电路的接口是很多电子产品中必不可少的元器件。模数转换器中的循环型模数转换器(Cyclic ADC)以其所具有的面积小以及耗能低等优点，而被广泛应用于移动便携式电子产品中。
[0003]目前的循环型模数转换器通常采用1.5bit算法实现模数转换，1.5bit算法的算法流程如图1所示。
[0004]图1中，输入信号电压Vin (也可以称为输入电压Vin)与两个比较器的阈值电压+Vth以及-Vth分别进行比较，如果Vin > +Vth,则输入电压Vin乘2并加上-Vref ;如果Vin < -Vth,则输入电压Vin乘2并加上Vref，如果-Vth < Vin < +Vth,则输入电压Vin仅乘2，一次循环过程结束；每次循环所产生的数字码通过简单的转码电路即可输出与采样到的输入信号对应的二进制补码；其中，+VMf、_VMf以及O为数字码P和Q经过数模转换器而产生的基准电压，且数字码P和Q的三种组合方式为10 (电路中比较器实际输出为11)、01和00。
[0005]图2示出了现有的循环型模数转换器的电路结构。
[0006]图2中的循环型模数转换器主要包括:SHA(采样保持电路)、乘积运算放大器、比较器以及数模转换器；其中，SHA包括:电容Cs SHA、Cr_SHA和运算放大器Al，且Cs SHA = Cr_SHA ；乘积运算放大器包括:电各Csra^ Cjjja以及运算放大器A2，且Cs—RA = Cf—U。
[0007]图2中的多个开关O1以及多个开关％均由双相非交叠的时钟控制，Φ?η为采样开关；当Φ?η导通时，输入信号Vin被电容Cs—SHA米样，同时，Vin与两个比较器的阈值电压+Vth以及-Vth分别进行比较，产生数字码P和Q，数字码P和Q经过数模转换器(DAC)产生对应的基准电压U即上述的U。
[0008]循环型模数转换器在双相非交叠的时钟控制下在采样相电路和放大相电路之间切换，米样相电路的一部分如图3a所不,放大相电路的一部分如图3b所不。
[0009]循环型模数转换器中的乘积运算放大器主要用于将SHA采样获得的输入电压Vin乘2再与Vda。相减，形成Vtjut,而Vtjut被SHA采样获得，以进行下一次的比较和转换。
[0010]发明人在实现本发明过程中发现，现有的循环型模数转换器中的SHA和乘积运算放大器采用了相互独立的电路结构，未采用运放共享技术，因此，导致循环型模数转换器所需的运放和电容数量较多；另外，在实际的实现电路中，为了抑制各种误差，电路多采用双端结构，这就需要更多的电容；现有的循环型模数转换器所采用的较多数量的运放和电容不但会增加功耗，还会占据一定的面积。
[0011]有鉴于上述现有的循环型模数转换器存在的问题，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理运用，积极加以研究创新，以期创设一种新的循环型模数转换器，能够克服现有的循环型模数转换器存在的问题，使其更具有实用性。经过不断的研究、设计，经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
【发明内容】
[0012]本发明的目的在于，克服现有的循环型模数转换器所存在的问题，而提供一种新型结构的循环型模数转换器，所要解决的问题是，有效降低循环型模数转换器的功耗，并减小循环型模数转换器的面积。
[0013]本发明的目的以及解决其技术问题可以采用以下的技术方案来实现。
[0014]依据本发明提出的一种循环型模数转换器，主要包括:乘积运算放大器、缓冲器、附加电容、两个比较器、数模转换器、输入开关、多个第一开关以及多个第二开关，输入开关的闭合断开由采样时钟控制，第一开关和第二开关的闭合断开由双相非交叠时钟控制；在输入开关闭合时，夕卜部输入电压与缓冲器的输入端联通；在各个第一开关均闭合时，乘积运算放大器处于采样相状态，且缓冲器的输出端与乘积运算放大器中的储能元件联通；在各个第二开关均闭合时，乘积运算放大器的输出端与缓冲器的输入端以及附加电容分别联通，且缓冲器的输出端与两个比较器的输入端分别联通；两个比较器的输出端分别与数模转换器的输入端分别连接。
[0015]本发明的目的以及解决其技术问题还可以采用以下的技术措施来进一步实现。
[0016]较佳的，前述的循环型模数转换器，其中，在上一个采样时钟结束且下一个采样时钟到来之前，循环型模数转换器在运算放大状态和采样保持状态之间持续切换；运算放大状态:输入开关断开，双相非交叠时钟控制第一开关断开且第二开关闭合；乘积运算放大器处于放大相状态，且乘积运算放大器、缓冲器以及附加电容形成放大相电路，乘积运算放大器对其输入电压进行运算放大，附加电容采集到乘积运算放大器的输出电压与缓冲器电压的电压差，比较器输出的数字码输入数模转换器，数模转换器输出循环型模数转换器的基准电压；采样保持状态:输入开关断开，双相非交叠时钟控制第一开关闭合且第二开关断开；乘积运算放大器处于采集相状态，附加电容采集到的电压经过缓冲器后还原为乘积运算放大器的输出电压，并被乘积运算放大器采集，使乘积运算放大器采集到其在前一个时序的输出电压，该输出电压作为乘积运算放大器在下一个时序的输入电压。
[0017]较佳的，前述的循环型模数转换器，其中，在采样时钟到来的情况下，所述循环型模数转换器处于采样状态；采样状态:输入开关闭合，双相非交叠时钟控制第一开关闭合且第二开关断开；乘积运算放大器处于采集相状态，外部输入电压经过缓冲器后被乘积运算放大器采集到。
[0018]较佳的，前述的循环型模数转换器，其中，所述乘积运算放大器对其输入电压进行运算放大包括:在乘积运算放大器的输入电压大于一比较器的阈值电压+Vth时，乘积运算放大器对其输入电压乘2并减去循环型模数转换器的基准电压；在乘积运算放大器的输入电压小于另一比较器的阈值电压-Vth时，乘积运算放大器对其输入电压乘2并加上循环型模数转换器的基准电压；在乘积运算放大器的输入电压小于一比较器的阈值电压+Vth且大于另一比较器的阈值电压-Vth时，乘积运算放大器对其输入电压乘2。
[0019]较佳的，前述的循环型模数转换器，其中，其特征在于，所述乘积运算放大器包括:运算放大器、第一电容和第二电容；第一电容的一端和第二电容的一端与运算放大器的输入端连接；在第二开关闭合时，运算放大器的输出端与缓冲器的输入端联通；在第一开关闭合时，缓冲器的输出端与第一电容的另一端以及第二电容的另一端分别联通。
[0020]较佳的，前述的循环型模数转换器，其中，所述第一电容、第二电容和附加电容具有相同的容值。
[0021]借由上述技术方案，本发明的循环型模数转换器至少具有下列优点及有益效果:本发明通过在循环型模数转换器中设置电容和缓冲器，并使电容和缓冲器结合循环型模数转换器中的乘积运算放大器形成放大相电路和采样相电路，这样，乘积运算放大器可以成功采集到其在前一个时序的输出电压，即采集到其自身在放大相状态下的输出电压；从而本发明可以不需要在循环型模数转换器中设置采样保持电路，减少了循环型模数转换器对电容和运算放大器的需求量，最终本发明有效降低了循环型模数转换器的功耗，并进一步减小了循环型模数转换器的面积。
[0022]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征以及优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0023]图1为现有的循环型模数转换器所采用的1.5bit算法的算法流程；
[0024]图2为现有的循环型模数转换器的电路结构示意图；
[0025]图3a为循环型模数转换器的采样相电路示意图；
[0026]图3b为循环型模数转换器的放大相电路示意图；
[0027]图4为本发明的循环模数转换器的电路结构示意图；
[0028]图5为本发明的循环型模数转换器所采用的算法流程；
[0029]图6为本发明的循环模数转换器的开关控制时序图；
[0030]图7为本发明的循环模数转换器的第一状态等效电路图；
[0031]图8为本发明的循环模数转换器的第二状态等效电路图；
[0032]图9为本发明的循环模数转换器的第三状态等效电路图。
【具体实施方式】
[0033]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的循环型模数转换器其【具体实施方式】、结构、特征及其功效，详细说明如后。
[0034]本发明实施例提出的循环型模数转换器的电路结构如图4所示。
[0035]图4中，本发明实施例的循环型模数转换器主要包括:乘积运算放大器、附加电容(也可以称为额外电容或新增电容等)、缓冲器、比较器、数模转换器、第一开关、第二开关以及输入开关；其中的乘积运算放大器主要包括:运算放大器、第一电容以及第二电容。
[0036]上述运算放大器即图4中的OTA ;上述第一电容即图4中的Cl ;上述第二电容即图4中的C2 ;上述附加电容即图4中的C3 ;在通常情况下，上述电容Cl、电容C2以及电容C3具有相同的容值；上述缓冲器即图4中的Buffer ;上述比较器即图4中的COMl以及COM2 ；上述数模转换器即图4中的D/A ;上述第一开关即图4中的各个SI ;上述第二开关即图4中的各个S2 ;上述输入开关即图4中的Sin，开关Sin也可以称为采样开关。
[0037]图4中的各个SI以及各个S2是处于闭合状态还是处于断开状态由双相非交叠时钟控制；而开关Sin是处于闭合状态还是处于断开状态是受采样时钟控制的；也就是说，开关Sin在一个采样时钟到来(即低电平)时，处于闭合状态，而在一个采样时钟结束(即高电平)时，处于断开状态；且在开关Sin处于闭合状态时，循环型模数转换器对外部输入信号的电压(也可以称为输入电压)进行采样处理。
[0038]从图4所示的电路结构可以看出，本发明实施例的循环型模数转换器中不再设置有采样保持电路(SHA)，本发明实施例通过控制各个开关在不同时序的导通和断开状态，并在乘积运算放大器处于放大相状态时，利用电容C3对乘积运算放大器的输出电压与缓冲器电压之差进行采样并保持，这样，在乘积运算放大器由放大相状态转换成采样相状态时，电容C3所保持的电压差在经过缓冲器之后被还原为在前一个时序中乘积运算放大器处于放大相状态时的输出电压，从而乘积运算放大器成功米样到其在前一个时序中处于放大相状态时的输出电压；另外，乘积运算放大器在处于放大相状态时，乘积运算放大器的输出电压可以同时与两个比较器的阈值电压分别进行比较，从而产生数字码P和数字码Q，这样，数字码P和数字码Q在经过数模转换器D/A后，可以产生循环型模数转换器的基准电压，该基准电压可以提供乘积运算放大器，使乘积运算放大器可以在下次转换成放大相状态时使用该基准电压进行运算放大。
[0039]由上述描述可知，本发明实施例的循环型模数转换器由于没有设置采样保持电路(SHA)而具有更加简化的电路结构，进而避免了一些元器件对能量的消耗以及占用的空间，最终成为一种新型结构的低功耗且面积小的循环型模数转换器。
[0040]本发明实施例的循环型模数转换器所采用的算法属于1.5bit算法，只是该算法与现有的1.5bit算法略有不同。本发明实施例的循环型模数转换器所采用的算法具体如图5所示。
[0041]图5中，在一个采样时钟到来时，循环型模数转换器对外部输入信号的电压(也可以称为输入电压)进行采样处理，循环型模数转换器采样到的电压为输入信号通过缓冲器的电压；众所周知，信号在经过不同的缓冲器时，信号的电压会产生不同的变化，如果设定信号经过缓冲器后的电压变化为Vbufte,则实际上循环型模数转换器采样到的电压为Vin+Vbuffer ;在一个米样时钟结束，且循环型模数转换器从第一状态切换为第二状态时，循环型模数转换器对采样到的电压进行放大处理，即采样到的电压Vin+VbuffCT被乘2，也就是说，Va = 2 (Vin+Vbuffer);同时，循环型模数转换器将2(Vin+VbuffJ与比较器COMl的阈值电压+Vth以及比较器COM2的阈值电压-Vth分别进行比较；如果VA>+Vth，则Va乘2并加上-Vref,即\=2VA-Vref ;如果 VA>-Vth,则 Va 乘 2 并加上 Vref,即 Va = 2VA+Vref ;如果-Vth<VA<+Vth,则 Va 仅乘2，即Va = 2Va ;一次循环过程结束；每次循环所产生的数字码P和数字码Q通过移位寄存器(Shift Register)即可输出与本次循环的输入信号对应的二进制码；其中，运算放大前的\为乘积运算放大器在放大相状态时的输入电压，而运算放大后的\为比较器的输入电压；+VMf、-Vref以及O为数字码P和Q经过数模转换器而产生的基准电压，且数字码P和Q的三种组合方式为10、01和00。
[0042]图6为本发明实施例的循环型模数转换器的开关控制时序图。
[0043]在图6中，循环型模数转换器中的各个开关均在低电平时闭合(或者称为导通)，在高电平时断开。开关Sin只在前一个采样时钟结束之后且下一个采样时钟到来之前处于断开状态，也就是说，在一个采样时钟到来时(即一个采样时钟的时间范围内)，开关Sin处于闭合状态，在前一个采样时钟结束到下一个采样时钟到来的这段时间范围内，开关Sin处于断开状态；且在这段时间范围内，开关S1和开关S2由于受到双相非交叠时钟的控制而持续的在闭合状态和断开状态之间不断切换，且在前一个采样时钟结束到下一个采样时钟到来的这段时间范围内，开关S1处于闭合状态时，开关S2处于断开状态；开关S1处于断开状态时，开关S2处于闭合状态。
[0044]图7、图8和图9为基于双相非交叠时钟的时序而获得的本发明实施例的循环型模数转换器在不同状态下的等效电路图。
[0045]图7示出了本发明实施例的循环型模数转换器处于第一状态(即采样状态)时的等效电路图。具体的，在一个采样时钟结束之前，开关Sin处于闭合状态，开关S1被强制处于闭合状态，而开关S2被强制处于断开状态；在该情况下，运算放大器0ΤΑ、缓冲器Buffer、电容Cl、电容C2以及电容C3构成了采样保持电路，也就是说，乘积运算放大器处于采样相状态，输入电压Vin在经过缓冲器buffer之后，形成电压Vin+VbuffOT，而形成的电压Vin+VbuffOT同时被电容Cl、电容C2采集到，而电容C3采集到的电压为Vin。
[0046]图8示出了本发明实施例的循环型模数转换器处于第二状态(即运算放大状态)时的等效电路。具体的，开关Sin处于断开状态，开关S1被强制处于断开状态，而开关S2被强制处于闭合状态；乘积运算放大器处于放大相状态；在该情况下，运算放大器0ΤΑ、缓冲器buffer、电容Cl、电容C2以及电容C3构成了放大相电路(在实现运算放大的同时，还能够采集并暂存电压VA-Vbuff J，中的VMf放大相状态下的乘积运算放大器对之前其在采样状态下时，电容Cl、电容C2采集到的电压进行乘2再减去Vdac;(Vda。的值为图5中的VMf、-Vref或者O，具体值由DAC决定)，在A点输出，即Va。同时，电压VA-VbuffCT被电容C3成功采集到，电压VA_VbuffOT被作为下一个时序的乘积运算放大器的输入电压(即通过buffer被采样状态下的乘积运算放大器的电容Cl、电容C2采集到)；另外，运算放大前的Va与比较器COMl的阈值电压以及比较器COM2的阈值电压分别进行比较，从而输出数字码P和数字码Q，数字码P和数字码Q通过数模转换器DAC而产生循环型模数转换器的基准电压。
[0047]需要特别说明的是，输入电压Vin在被采样后第一次由乘积运算放大器进行运算放大时，Vdac = 0，也就是说，在循环型模数转换器由第一状态切换到第二状态时，由于此时还没有数字码P和数字码Q输出，因此，Vdac = O,从缓冲器Buffer输出的电压仅被运算放大器OTA进行乘2运算，从而与比较器COMl的阈值电压和比较器COM2的阈值电压进行比较的电压实际为2(Vin+V
buffer) °
[0048]图9示出了本发明实施例的循环型模数转换器处于第三状态(即采样保持状态)时的等效电路。具体的，开关Sin处于断开状态，开关S1被强制处于闭合状态，而开关S2被强制处于断开状态；乘积运算放大器处于采样相状态；在该情况下，缓冲器buffer、电容Cl、电容C2以及电容C3构成了采样保持电路；在上一个时序中的乘积运算放大器在处于放大相状态时，电容C3采集到的电压VA-VbuffCT在本时序中经过缓冲器buffer后对电容Cl和电容C2进行充电，因此，电容Cl和电容C2成功采集到上一个时序中处于放大相状态时的乘积运算放大器的输出电压\。
[0049]在下一个采样时钟到来之前，即开关Sin处于断开状态过程中，循环型模数转换器会持续在第二状态和第三状态之间切换。
[0050]以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种循环型模数转换器，其特征在于，包括:乘积运算放大器、缓冲器、附加电容、两个比较器、数模转换器、输入开关、多个第一开关以及多个第二开关，输入开关的闭合断开由采样时钟控制，第一开关和第二开关的闭合断开由双相非交叠时钟控制； 在输入开关闭合时，外部输入电压与缓冲器的输入端联通； 在各个第一开关均闭合时，乘积运算放大器处于采样相状态，且缓冲器的输出端与乘积运算放大器中的储能元件联通； 在各个第二开关均闭合时，乘积运算放大器的输出端与缓冲器的输入端以及附加电容分别联通，且缓冲器的输出端与两个比较器的输入端分别联通； 两个比较器的输出端分别与数模转换器的输入端分别连接。
2.如权利要求1所述的循环型模数转换器，其特征在于，在上一个采样时钟结束且下一个采样时钟到来之前，循环型模数转换器在运算放大状态和采样保持状态之间持续切换； 运算放大状态:输入开关断开，双相非交叠时钟控制第一开关断开且第二开关闭合；乘积运算放大器处于放大相状态，且乘积运算放大器、缓冲器以及附加电容形成放大相电路，乘积运算放大器对其输入电压进行运算放大，附加电容采集到乘积运算放大器的输出电压与缓冲器电压的电压差，比较器输出的数字码输入数模转换器，数模转换器输出循环型模数转换器的基准电压； 采样保持状态:输入开关断开，双相非交叠时钟控制第一开关闭合且第二开关断开；乘积运算放大器处于采集相状态，附加电容采集到的电压经过缓冲器后还原为乘积运算放大器的输出电压，并被乘积运算放大器采集，使乘积运算放大器采集到其在前一个时序的输出电压，该输出电压作为乘积运算放大器在下一个时序的输入电压。
3.如权利要求2所述的循环型模数转换器，其特征在于，在采样时钟到来的情况下，所述循环型模数转换器处于采样状态； 采样状态:输入开关闭合，双相非交叠时钟控制第一开关闭合且第二开关断开；乘积运算放大器处于采集相状态，外部输入电压经过缓冲器后被乘积运算放大器采集到。
4.如权利要求2所述的循环型模数转换器，其特征在于，所述乘积运算放大器对其输入电压进行运算放大包括: 在乘积运算放大器的输入电压大于一比较器的阈值电压+Vth时，乘积运算放大器对其输入电压乘2并减去循环型模数转换器的基准电压； 在乘积运算放大器的输入电压小于另一比较器的阈值电压-Vth时，乘积运算放大器对其输入电压乘2并加上循环型模数转换器的基准电压； 在乘积运算放大器的输入电压小于一比较器的阈值电压+Vth且大于另一比较器的阈值电压-Vth时，乘积运算放大器对其输入电压乘2。
5.如权利要求1或2或3或4所述的循环型模数转换器，其特征在于，所述乘积运算放大器包括:运算放大器、第一电容和第二电容； 第一电容的一端和第二电容的一端与运算放大器的输入端连接； 在第二开关闭合时，运算放大器的输出端与缓冲器的输入端联通； 在第一开关闭合时，缓冲器的输出端与第一电容的另一端以及第二电容的另一端分别联通。
6.如权利要求5所述的循环型模数转换器，其特征在于，所述第一电容、第二电容和附加电容具有相同的容值。
【文档编号】H03M1/10GK104202049SQ201410409983
【公开日】2014年12月10日 申请日期:2014年8月19日 优先权日:2014年8月19日
【发明者】蔺智挺, 吴秀龙, 李正平, 陈军宁, 彭春雨, 汪小思 申请人:合肥宁芯电子科技有限公司