一种避免锁相环大跨度失锁的方法
【专利摘要】本发明公开了一种避免锁相环大跨度失锁的方法，使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态。先设定锁相环要求锁定的频率值Freq(n)、及锁相环的最大频率跨度Δωmax，判断锁相环初始频率Freq(i)与终止频率值Freq(n)的差值，借助设定中间频率Freq(i+1)划分跳频间隔，进行频率替换，直到满足|Freq(n)-Freq(i)|＜Δωmax。本发明采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的频率上去，避免了硬件调试的盲目性和不确定性，节约调试时间，提高调试的效率。
【专利说明】一种避免锁相环大跨度失锁的方法
【技术领域】
[0001]本发明涉及通信领域，尤其是一种避免锁相环大跨度失锁的方法。
【背景技术】
[0002] 锁相环是一种能够实现相位自动跟踪的闭环系统。简单点说，锁相环是这样一个 系统，通过环路自身的反馈调节作用，能使输出信号的频率和相位与输入信号的频率和相 位达到同步状态。
[0003] 锁相环技术一直在飞速的发展，到了现代由于数字技术的发展推动了锁相环技术 的进步，同时锁相环的产品也开始从通信、航空、卫星、雷达、导航、计算机到家用电器及电 子领域，由于通信、电子行业的快速发展，锁相环的产品出现了很大的需求，在通信领域，国 内市场就存在巨大的潜力。
[0004] 由于信号源的应用越来越广泛，信号源作为各种系统的核心部件，有着至关重要 的作用，他的好坏影响到整个系统运行的好坏，现代的信号源一般由锁相环组成。从锁相环 的组成来看，主要由鉴相器，环路滤波器和压控振荡器这三个基本部分组成一个反馈环路。 随着集成电路的发展，很多的功能都被模块化，国内外都出现了很多好的产品和软件，因此 锁相环的调试和设计也变得相对简单得多，同时锁相软件对设计的辅助作用也有大大的提 高。一般设计的锁相环都会跟据设计的指标要求选择相应厂家的压控振荡器和鉴相器。这 样，鉴相器和压控振荡器都有其固定的参数。根据方案设计好构架后，后期就是进行环路滤 波器的调试来对整个的锁相环路进行修改，因为锁相环系统是一个非线性系统，在已知鉴 相器和压控振荡器参数的情况下仍无法求解，只有用近似的方法进行分析，但这难免会有 错误，这会造成调试锁相环路的难度大大增加，合适的环路参数很难确定。
[0005] 因此锁相环路的调试的核心就在于环路滤波器的选型和具体数值的选择，在确定 好参数之后，如果再次进行修改的话，又会是一次特别麻烦的调试过程。
[0006] 现有的技术一般都是通过调整锁相环的硬件，尤其是通过设计的要求来选择一个 合适环路滤波器参数来改善环路的锁定性能。为了追求更快的锁定时间，会通过增大环路 的带宽来实现。为了降低环路的杂散，则通过降低环路的带宽来实现。同时也要考虑到环 路的自激状况，因此一个好的环路参数很难确定。对于锁相环路的环路滤波器来说，由于环 路的非线性，环路方程无法求解，一般都是通过近似的方式求解环路滤波器的各个参数，没 有很好的指导作用，主要工作还是后期的调试，即使是调整硬件这种方式来解决的话，也会 因为调试的盲目性造成效率低和耗时长。环路参数的修改还有可能会牵一发动全身，在其 他某些工作情况下留下隐患，综合来说这不是一个很好的解决方案。
[0007] 很多的时候为了追求环路的速度，会增大环路带宽，但是环路的带宽增大会影响 整个环路的性能，甚至造成整个环路的失锁。而锁相环的捕获带又与环路带宽成正比，合适 的环路带宽不代表合适的捕获带，就会有环路带宽合适，但是捕获带不够大，这就造成了锁 相环在大跨度锁相的过程中有失锁现象的产生。
【发明内容】
[0008] 为了解决现有技术中锁相环大跨度的失锁的问题，本发明提出一种避免锁相环大 跨度失锁的方法，采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的 频率上去，这种不改变环路参数，只通过改变锁相环状态的方法，避免了硬件调试的盲目性 和不确定性，节约调试时间，提高调试的效率。
[0009] 本发明采用如下技术方案：
[0010] 一种避免锁相环大跨度失锁的方法，所述方法使锁相环阶梯性跳频到所要求的频 率，不改变环路参数，只改变锁相环状态，所采用的步骤如下：
[0011 ] (1)设定锁相环要求锁定的终止频率值Freq(n)，设定锁相环的最大频率跨度 Δ ω max ；
[0012] ⑵检测锁相环当前的频率值为Freq⑴，比较I Freq (n) -Freq (i) I与Δ ω _ 的大小，如果|Freq(n)-Freq(i)| < ΔωΜΣ，锁相环直接锁定终止频率值Freq(n)，如果 |Freq(n)-Freq(i) | > Δ ω·,执行步骤⑶；
[0013] (3)设定中间频率Freq (i+Ι)的频率值写入寄存器，触发锁相环，延迟时间At后 比较 |Freq(n)-Freq(i+l) | 与 Δ ω·的大小，如果 |Freq(n)_Freq(i+l) | < Δ ω_，锁相 环直接锁定终止频率值171^9(11)，如果|?"9(11)-?代9(丨+1)|>八（〇_ ￡，执行步骤（4);
[0014] (4)将Freq⑴的频率值用Freq (i+Ι)的频率值替换，重复步骤（2)，进入循环，直 到| Freq (n)-Freq (i) I < Δ 〇_后直接锁定终止频率值Freq (η)。
[0015] 所述锁相环阶梯性跳频到所要求的频率，先对大跨度的跳频进行分割，使固有频 差Δ 〇^和人工分割频差Λ 满足下面条件：Δ〃η = Σ?%' Δ ω; < Δ ωη。 i
[0016] 所述步骤（1)中最大频率跨度Δ ω_是锁相环跳频失锁状态的临界频率跨度。
[0017] 所述步骤（2)中设定中间频率Freq(i+1)的频率值，先设定频率跨度Δ ω，且满足 Δ ω<Δ ω_，根据 |Freq(i+l)_Freq(i) | = Δ ω 设定中间频率Freq(i+1)的频率值。
[0018] 所述步骤（3)中延迟时间At，Δ t的取值范围为5us_2〇us。
[0019] 本发明采用上述技术方案取得的有益技术效果：
[0020] 一种避免锁相环大跨度失锁的方法，所述方法使锁相环阶梯性跳频到所要求的频 率，不改变环路参数，只改变锁相环状态，采用软件人为缩小锁相环的跳频间隔，让锁相环 分步的跳频到所要求的频率上去，避免了硬件调试的盲目性和不确定性，节约调试时间，提 高调试的效率。
【专利附图】
【附图说明】
[0021] 图1为一种避免锁相环大跨度失锁的方法流程示意图。
[0022] 图2为锁相环中间失锁状态不意图。
[0023] 图3为采用本发明的锁相环中间锁定状态示意图。
[0024] 图4为锁相环失锁状态下进入下一个锁定点的不意图。
[0025] 图5为跨度较大且未超过阈值频差锁相环的锁定状态示意图。
[0026] 图6采用本发明锁相环大跨度锁定状态示意图。
【具体实施方式】
[0027]结合附图1至6对本发明的【具体实施方式】做进一步说明：
[0028]锁相环在频率切换的时候是一个捕获过程，捕获过程就是锁相环所提供的交流电 压对压控振荡器实施扫频的过程，因此捕获带ωη的范围就和环路提供的交流电压的幅度 有关。
[0029] ωη = Κ*υ
[0030] U为外部提供的电压；κ为整个环路的相关参数，κ<1。
[0031]锁相环的环路带宽是一个重要的指标，环路带宽越宽则捕获带越宽，同时锁定时 间越短。但是当环路带宽过大的时候，容易使环路不稳定，形成振荡，造成锁相环的失锁。工 程实践上通常环路的带宽一般设置为鉴相频率的1/10或者1/20。因此当环路参数确定之 后，锁相环的捕获带也就确定了。 t〇〇32]当锁相环跳频的跨度在捕获带内的时候，可以很好的捕获和锁相，当跳频跨度过 大，初始状态时环路的固有频差比捕获带大，g卩Δ ω>ωη由于环路频差无法被消除，环路 会达到使频差按某一规律变化的稳定工作状态，通常这样的稳定状态被称为环路的失锁状 态。
[0033]因此我们通过对大跨度的跳频进行分割，使固有频差Λ 〇^和人工分割频差Λ 满足下面条件' Δ Wi < Λ ωη。让锁相环阶梯性的锁定到参考信号上去。
[0034] 一种避免锁相环大跨度失锁的方法，其特征在于，所述方法使锁相环阶梯性跳频 到所要求的频率，不改变环路参数，只改变锁相环状态，所采用的步骤如下：
[0035] (1)设定锁相环要求锁定的终止频率值Freq(η)，设定锁相环的最大频率跨度 Δ ω max ；
[0036] 最大频率跨度Δ ω_是锁相环跳频失锁状态的临界频率跨度。
[0037] ⑵检测锁相环当前的频率值为Freq(i)，比较|Freq(n)-Freq(i) |与Δ ωωΜ 的大小，如果|Freq(n)-Freq(i)| < ΔωΜχ，锁相环直接锁定终止频率值Freq(n)，如果 |Freq(n)_Freq(i) | > Δ c〇max，执行步骤（3);
[0038] 设定中间频率Freq(i+1)的频率值，先设定频率跨度Δ ω，且满足Δ ω < Λ ω_， 根据I Freq (i+1)-Freq (i) I = Δ ω设定中间频率Freq (i+1)的频率值。
[0039] (3)设定中间频率Freq (i+1)的频率值写入寄存器，触发锁相环，延迟时间At后 比较 |Freq(n)-Freq(i+1) | 与 Δ ω·的大小，如果 |Freq(n)-Freq(i+l) | < Δ ω·，锁相 环直接锁定终止频率值Freq(n)，如果|Freq(n)_Freq(i+l) | > Δ c〇max，执行步骤（4);
[0040] 延迟时间At，At的取值范围为5us_20us。
[0041] (4)将Freq⑴的频率值用Freq (i+1)的频率值替换，重复步骤（2)，进入循环，直 至丨』|?從9(11)-?代9(1)|<4〇〇||1!1)!后直接锁定终止频率值？代9(11)。
[0042] 锁相环阶梯性跳频到所要求的频率，先对大跨度的跳频进行分割，使固有频差 Δ 〇^和人工分割频差Λ 满足下面条件= ￥' Λ < Δ ωη。
[0043] 本发明一种避免锁相环大跨度失锁的方法，使锁相环阶梯性跳频到所要求的频 率，不改变环路参数，只改变锁相环状态。先设定锁相环要求锁定的终止频率值Freq (η)、及 锁相环的最大频率跨度Δ ω_，判断锁相环初始频率Freq(i)与终止频率值Freq(n)的差 值，借助设定中间频率Freq(i+1)，划分跳频间隔，直到满足|Freq(n)_Freq(i) | < Δ ωΜχ。
[0044] 采用本发明避免锁相环大跨度失锁的方法进行试验。如附图2所示在大跨度下失 锁的情况下的鉴相电压的值，可以看出锁相环的中间部分处于环路振荡中，无法进入锁定 状态。如附图3所示，采用本发明避免锁相环大跨度失锁的方法之后，锁相环的中间部分进 行了良好的锁定。
[0045] 如附图4所示锁相环失锁的情况下，进入下一个锁定点时的锁定情况，锁相环在 锁定的过程中，锁相环的环路电压的变化情况。如附图5所示，锁相环的跨度比较大，但没 有超过阈值频差时环路的锁定状态，锁定时间较长，锁定波形不好。如附图 6所示，采用本 发明避免锁相环大跨度失锁的方法之后，锁相环的锁定情况，可以看出锁定时间有3〇us的 提高，同时锁相环的环路锁定波形较好，从图中可以看出，经过5个波段的划分，每个波段 的延迟时间Δ t在10us附近。
[0046] 本发明采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的频 率上去，避免了硬件调试的盲目性和不确定性，节约调试时间，提高调试的效率。
[0047] 当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应 当说明的是，任何熟悉本领域的技术人员在本说明书的指导下，所做出的所有等同替代、明 显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。
【权利要求】
1. 一种避免锁相环大跨度失锁的方法，其特征在于，所述方法使锁相环阶梯性跳频到 所要求的频率，不改变环路参数，只改变锁相环状态，所采用的步骤如下： (1)设定锁相环要求锁定的终止频率值Freq(n)，设定锁相环的最大频率跨度△ ω_; ⑵检测锁相环当前的频率值为Freq (i)，比较| Freq (n) -Freq (i) |与Δ ω max的 大小，如果|Freq(n)_Freq(i)| < Δω_，锁相环直接锁定终止频率值Freq(n)，如果 |Freq(n)_Freq(i) | > Δ c〇max，执行步骤（3); (3) 设定中间频率Freq(i+1)的频率值写入寄存器，触发锁相环，延迟时间At后比较 |Freq(n)_Freq(i+l) | 与 Δ ω·的大小，如果 |Freq(n)_Freq(i+l) | < Δ ω·，锁相环直接 锁定终止频率值？代卩〇1)，如果|?代卩(11)-?代卩(1+1)|>八（〇_￡，执行步骤（4); (4) 将Freq(i)的频率值用Freq(i+1)的频率值替换，重复步骤（2)，进入循环，直到 | Freq (n)-Freq (i)| < Δω_后直接锁定终止频率值Freq (η)。
2. 根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述锁相环 阶梯性跳频到所要求的频率，先对大跨度的跳频进行分割，使固有频差△ ωη和人工分割频 差Λ ω i满足下面条件：< Δ?η i
3. 根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述步骤（1) 中最大频率跨度△ ω_是锁相环跳频失锁状态的临界频率跨度。
4. 根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述步骤（2) 中设定中间频率Freq(i+1)的频率值，先设定频率跨度Λ ω，且满足Λ ω〈Λ ω_，根据 I Freq (i+1)-Freq (i) I = Δ ω 设定中间频率 Freq (i+1)的频率值。
5. 根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述步骤（3) 中延迟时间At，At的取值范围为5us-20us。
【文档编号】H03L7/113GK104300973SQ201410562377
【公开日】2015年1月21日 申请日期:2014年10月21日 优先权日:2014年10月21日
【发明者】储艳飞, 刘敬坤, 马春溪 申请人:中国电子科技集团公司第四十一研究所