一种宽带信号采样和转换装置制造方法
【专利摘要】本实用新型提供了一种宽带信号采样和转换装置，倍频电路对输入基准时钟进行倍频，满足模/数转换部分所需采样时钟；放大电路将收到的不稳定的模拟信号经过放大或衰减，稳定在允许输入的电压范围内；模/数转换部分采用双通道ADC芯片，放大电路的输出信号送入到模/数转换部分中，每个通道中的模数信号采用单独的电路，两个通道接口同时并行接收差分信号，并同时进行模数转换，转换后的数字值被送往接口电路；数/模转换部分采用双通道DAC芯片，接口电路接收到的数字信号分别通过每个通道中的DAC转换成模拟输出信号，通过输出驱动电路进行输出。本实用新型对输入信号要求比较低，具有相当高的采样频率、位数和一定的动态范围。
【专利说明】一种宽带信号采样和转换装置
【技术领域】
[0001]本发明属于软件无线电以及宽带信号采集等领域，涉及一种宽带信号采样和转换
>J-U ρ?α装直。
【背景技术】
[0002]应用前景广阔的软件无线电以及通信等领域均需要一种宽带高速高分辨率的模/数转换器(ADC)和数/模转换器(DAC)，ADC和DAC是连接模拟信号和数字信号的桥梁。无线信号的实时采集和分析是验证和优化系统算法、研制无线通信设备以及优化无线移动通信网络的重要辅助手段，如何无失真地获得无线信号成为诸多研究人员和工程技术人员普遍关注的问题。
[0003]在无线电系统，对中频信号进行数字化不同于一般工程中的模数变换，要求其具有相当高的采样频率、位数和一定的动态范围。这主要为了在预先进行增益处理的情况下，能够尽可能减小数据的失真。同时要求在完成增加目标信号处理后，把得到的结果经过上变频后还原成相应的中频信号，使得中频采样电路提供于整体系统，因此选择的DAC要与ADC相适应。合理选择变压器的变压比例，可以使DAC在获得所需要的阻抗匹配的同时，获得所需要的输出电压。因此应用于软件无线电系统的中频信号接收/发送装置，一般需要具有高速多通道数据采集功能、运算密集的实时信号处理功能、专用的对外接口功能等。所以需要一个具有信号收发功能的扩展装置来配合基带处理系统完成信号的实时捕获、处理和产生，该装置应具有采集正弦波，通过ADC转换器进行数字信号转换，以及将数字信号通过DAC转换器实现数模转换等功能。
【发明内容】
[0004]为了克服现有技术的不足，本发明提供一种宽带信号采样和转换装置。
[0005]本发明解决其技术问题所采用的技术方案是:包括倍频电路、放大电路、模/数转换部分、数/模转换部分、输出驱动电路和接口电路。
[0006]倍频电路对输入基准时钟进行倍频，满足模/数转换部分所需采样时钟；放大电路通过单端输入、差分输出的运算放大器将收到的不稳定的模拟信号经过放大或衰减，稳定在允许输入的电压范围内；模/数转换部分采用双通道ADC芯片，放大电路的输出信号送入到模/数转换部分中，每个通道中的模数信号采用单独的电路，两个通道接口同时并行接收差分信号，并同时进行模数转换，转换后的数字值被送往接口电路；数/模转换部分采用双通道DAC芯片，接口电路接收到的数字信号分别通过每个通道中的DAC转换成模拟输出信号，通过输出驱动电路进行输出。
[0007]所述的输出驱动电路中差分输出接驱动变压器的初级绕组，输出绕组的一侧接地。
[0008]所述的倍频电路的输入时钟频率范围为600kHz?200MHz，输出时钟频率最高达160MHz ο
[0009]本发明的有益效果是:具有两路模拟信号输入，ADC电路对输入信号要求比较低，很适合于对淹没在噪声中的信号转换，故被应用在雷达、导航的涉及信号捕获、基带处理的领域。高速ADC将采集后的数据并行传输给外部处理系统，可在外部处理系统中完成卫星基带信号运算。ADC电路支持同步工作模式，转换速率高达250MSPS，数字输出兼容LVDS。
[0010]本发明具有两路模拟信号输出，其接收外部数据并实现数据回放。DAC采用双通道、14位、片上电压基准高速数模转换器，更新速率可达到200MSPS，具有在任何的I/Q基带或中频直接适用于通信中的应用。每个通道的DAC具有高阻抗，差分电流输出，单端或差分模拟输出的特性。外部数字信号通过接口电路送往数/模转换部分，转换输出的模拟信号送往变压器电路输出。
【专利附图】
【附图说明】
[0011]图1是本发明的电气原理框图。
[0012]图2是本发明的电子线路原理图。
【具体实施方式】
[0013]下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
[0014]本发明提供了一种多通道集成电路，包括:一个双通道ADC芯片，每个通道中的模数信号采用单独的电路，每个通道的模拟输入信号以平衡方式的差分信号进行传输，多个通道接口同时并行接收差分信号，并同时进行模数转换；一个双通道DAC芯片，每个通道中包含一个数模转换器一DAC，每个DAC具有一个模拟输出端。一个片上数字输入端口，用于接收数字数据，并用于将数字数据施加于DAC以将之转换成模拟输出信号。每个DAC具有高阻抗，差分电流输出，单端或差分模拟输出适配等特性。
[0015]本发明包括倍频电路、放大电路、模/数转换部分、数/模转换部分、输出驱动电路和接口电路。
[0016]本发明的ADC电路为:U1的9?16脚接RN3的8?I脚，17?24脚接RNl的8?I脚，25脚通过Rl接Jl的3脚，26脚通过R3接Jl的2脚，29?32脚接RN2的5?8脚，33脚接U5的3脚，34脚接U5的4脚，38脚接通过R5接Tl的4脚，39脚通过R2接Tl的6脚，41脚接U2的9脚、Tl的2脚并通过C2接地，46脚通过RlO接U2的11脚，47脚通过R14接U2的10脚。
[0017]本发明的DAC电路为:U3的I?14脚接J4的18?31脚，17、18脚接J4的32脚，19,20脚接J4的2脚，23?36脚接J4的3?16脚，37脚接J8的2脚，39脚接SI的3脚，40接SI的I脚，41脚通过R17接地，42脚接J8的6脚，43脚通过C4接地，44脚通过R20接地，45脚接S2的I脚，46脚接S2的3脚，48脚接J8的4脚。
[0018]图1是本发明的电气原理框图，在图1中本发明是由倍频电路、放大电路、模/数转换部分、数/模转换部分、输出驱动电路和接口电路连接构成。
[0019]倍频电路对输入基准时钟进行倍频，满足模/数转换部分所需采样时钟。倍频电路的输入时钟频率范围为600kHz?200MHz，输出时钟频率最高可达160MHz，具有零输入、输出歪斜，输出抖动低等特点。
[0020]放大电路负责把收到的不稳定的模拟信号经过放大或衰减之后，稳定在允许输入的电压范围内。同时为了不给被测信号带来影响，它还具有较高的输入阻抗。通过单端输入、差分输出的运算放大器将信号转换并放大。放大电路具有低噪声、超低失真、高速差分的放大特性，适合用于驱动分辨率最高为16位、DC至10MHz的高性能ADC。放大电路的可调输出共模电平使放大电路能够与ADC的输入相匹配，其内部共模反馈环路也可提供出色的输出平衡，并能抑制偶数阶谐波失真积。
[0021]模/数转换部分:外部信号或者传感器信号通过调制电路(放大、滤波等)送入到模/数转换部分中，转换后的数字值被送往接口电路。无线信道在整个频谱范围内具有衰落特性，因此必须采用较宽的带宽，采样器件必须具有较高的分辨率。模/数转换部分能够实现双通道、8位采样模数转换，支持同步工作模式，转换速率高达250MSPS。该ADC要求采用1.8V单电源供电及编码时钟信号，数字输出兼容LVDS，关断选项通过引脚可编程设置进行控制。
[0022]数/模转换部分:将数字值转换到一个模拟输出信号，这个信号与输入的数字值成比例。数/模转部分采用双通道、14位、片上电压基准高速数模转换器，其更新速率可高达200MSPS，能够提供卓越的动态性能，适用于无线基础设施、通信、视频成像及多媒体等密集信号处理应用，有助于消除交叉通道的干扰，减少噪声，降低信号失真。
[0023]输出驱动电路:差分输出接驱动变压器的初级绕组，并且通过将输出绕组的一侧接地，可以在次级绕组处产生单端信号。与简单地从DAC电流输出之一直接获取输出信号并将其它输出接地相比，这种方法通常可以在高频率下获得更佳失真性能。
[0024]接口电路:用于接收施加于DAC的数字数据，接收倍频电路控制字的输入，电路采样时钟的输入，以及ADC电路数字信号的输出。为了使系统适应不同的采样速率，数据存储部分设计成以基本存储支路为单位可自由扩展方式，通过增加或减少基本存储支路板来完成不同速率的适配需要。
[0025]在图2中，本实施例的倍频电路由集成电路U4、U5，插座J5、J9，电阻R25?R28，电容C5连接构成，集成电路U4的型号为ICS527，集成电路U5的型号为DS90LV011。U4的I脚接J5的7脚，2脚接J5的8脚，4脚接J5的9脚，5脚接J5的10脚，7脚接R26的一端和R28的一端，8脚接J5的13脚和R25的一端，12?18脚接J5的14?20脚，3脚、10脚、11脚、19脚接电源，21脚接R25的另一端，22脚接R27的一端，24?26脚接J5的3?I脚，27?28脚接J5的5?6脚。U5的I脚接电源并通过C5接地，2脚接地，3脚接Ul的33脚，4脚接Ul的34脚，5脚接R27的另一端。J5的4、12脚接地，11脚接R28的另一端，J9的I脚接R26的另一端。
[0026]本实施例中的放大电路由集成电路U2，变压器TI，插座J2、J3，电阻R2、R5?Rl4，电容C1、C3连接构成，集成电路U2的型号为ADA4937-1，T1的型号为ADT1-1WT。集成电路U2的I脚接R8的一端，2脚接R8的另一端和R7的一端，3脚接R12的一端和R13的一端，4脚接R13的另一端，9脚接Ul的41脚和Tl的2脚，10脚接R14的一端，11脚接RlO的一端，12脚通过R9接电源。变压器Tl的I脚接J2的I脚和R6的一端，2脚接Ul的41脚和U2的9脚，3脚接地，4脚接R5的一端，6脚接R2的一端。R2的另一端接Cl的一端和Ul的39脚，R5的另一端接Cl的另一端和Ul的38脚，R7的另一端接J3的I脚和Rll的一端，R6、R12、R13的另一端接地，RlO的另一端接C3的一端和Ul的46脚，C3的另一端接R14的一端和Ul的47脚。
[0027]本实施例的模/数转换部分由集成电路U1，排阻RNl?RN3，电阻Rl、R3、R4，电容C2连接构成，集成电路Ul的型号为AD9284。集成电路Ul的9?16脚接RN3的8?I脚，17?24脚接RNl的8?I脚，25脚接Rl的一端，26脚接R3的一端，5脚通过R4接地，29?32脚接RN2的5?8脚，33脚接U5的3脚，34脚接U5的4脚，38脚接R5的一端和Cl的一端，39脚接R2的一端和Cl的另一端，41脚接Tl的2脚和U2的9脚并通过C2接地，46脚接RlO的一端和C3的一端，47脚接R14的一端和C3的另一端。RNl的9?16脚接Jl的4?11脚，RN2的I脚接Jl的12脚，RN2的2?4脚接Jl的21?23脚，RN3的9?16脚接Jl的13?20脚，Rl的另一端接Jl的3脚，R3的另一端接Jl的2脚，
[0028]本实施例的数/模转换部分由集成电路U3，电阻R17、R24，电容C4，插座J8连接构成，集成电路U3的型号为DAC5672。集成电路U3的I?14脚接J4的18?31脚，17、18脚接J4的32脚，19,20脚接J4的2脚，23?36脚接J4的3?16脚，37脚接J8的2脚，39脚接SI的3脚、R16的一端和R19的一端，40接SI的I脚、R16的另一端和R15的一端，41脚通过Rl7接地，42脚接J8的6脚，43脚通过C4接地，44脚通过R20接地，45脚接S2的I脚、R21的一端和R22的一端，46脚接S2的3脚、R22的另一端和R24的一端。J8的I脚接电源，3脚、5脚接地。
[0029]本实施例的输出驱动电路由集成电路S1、S2，电阻R15、R16、R18、R19、R21?R24，插座J6、J7连接构成，集成电路S1、S2的型号为ADT1-1WT。集成电路SI的I脚接R15的一端、R16的一端和U3的40脚，2脚接地，3脚接R16的另一端、R19的一端和U3的39脚，4脚接R18的一端，5脚接R18的另一端和J6的I脚，6脚接地。集成电路S2的I脚接R21的一端、R22的一端和U3的45脚，2脚接地，3脚接R22的另一端、R24的一端和U3的46脚，4脚接R23的一端，5脚接R23的另一端和J7的I脚，6脚接地。R15的另一端、R19的另一端、R21的另一端和R24的另一端接地。
[0030]本实施例的接口电路由插座J1，J4和J5构成。Jl的I脚接地，2脚接R3的一端，3脚接Rl的一端，4?11脚接RNl的9?16脚，12脚接RN2的I脚，13?20脚接RN3的9?16脚，21?23脚接RN2的2?4脚，24脚接地。J4的I脚、17脚、33脚接地，2脚接U3的19、20脚，3?16脚接U3的23?36脚，18?31脚接U3的I?14脚，32脚接U3的17、18脚。J5的I?3脚接U4的26?24脚，4脚接地，5?10脚接U4的27脚、28脚、I脚、2脚、4脚和5脚，11脚通过R28接U4的7脚，12脚接地，13脚接U4的8脚和R25的一端，14?20脚接U4的12?18脚。
[0031]本发明的工作原理如下:
[0032]参考时钟信号由J9的I脚通过R26输入到U4的7脚进行倍频处理，U4的倍频控制字由J5的I?3脚、5?10脚和14?20脚输入，用来控制U421脚、22脚的输出时钟频率。U4的22脚输出的时钟信号通过R27送往U5的5脚，经U5转换为差分时钟信号送往U1，作为模/数转换的采样时钟。
[0033]待处理的模拟信号一路从J2输入到射频变压器Tl，由Tl转换成差分信号送往ADC采样芯片Ul的A通道进行采样。Tl的4脚和6脚输出的差分信号分别送往Ul的38脚和39脚；另一路模拟信号信号从J3输入到U2，U2输出的差分信号送往Ul的B通道进行采样。U2是一个低噪声、超低失真、高速差分放大器，具有外部增益可调、差分至差分或单端至差分信号转换、可调输出共模电压等特性。在直流耦合系统中，驱动器输出共模电压通过U2的9脚设置,可调输出共模电平使U2的输出能够与Ul的输入共模电压相匹配。U2的内部共模反馈环路也可提供出色的输出平衡，并能抑制偶数阶谐波失真积。
[0034]待处理的数字信号一路从J4的18?31脚输入到U3的A通道，U3将数字信号转换为差分模拟信号从45脚和46脚输出，送往RF变压器S2。S2不仅用于将差分输出转换成单端信号，而且还将DAC的输出与负载隔离开来，因而可以改善整体失真性能。最终的单端模拟信号由J7的I脚输出。
[0035]由SI和J6构成的模拟输出B通道与模拟输出A通道相同，由于集成了高速DAC模块，可以回放最高200MSPS数据率的数字信号。一般情况下，各个DAC的模拟输出信号被提供在相应的输出端，然后可以从模拟输出端读取各个模拟输出信号，或者将信号施加于其它模拟电路以进一步处理。
【权利要求】
1.一种宽带信号采样和转换装置，包括倍频电路、放大电路、模/数转换部分、数/模转换部分、输出驱动电路和接口电路，其特征在于:倍频电路对输入基准时钟进行倍频，满足模/数转换部分所需采样时钟；放大电路通过单端输入、差分输出的运算放大器将收到的不稳定的模拟信号经过放大或衰减，稳定在允许输入的电压范围内^模/数转换部分采用双通道八IX:芯片，放大电路的输出信号送入到模/数转换部分中，每个通道中的模数信号采用单独的电路，两个通道接口同时并行接收差分信号，并同时进行模数转换，转换后的数字值被送往接口电路；数/模转换部分采用双通道0…芯片，接口电路接收到的数字信号分别通过每个通道中的0…转换成模拟输出信号，通过输出驱动电路进行输出。
2.根据权利要求1所述的宽带信号采样和转换装置，其特征在于:所述的输出驱动电路中差分输出接驱动变压器的初级绕组，输出绕组的一侧接地。
3.根据权利要求1所述的宽带信号采样和转换装置，其特征在于:所述的倍频电路的输入时钟频率范围为600纽2?2001112，输出时钟频率最高达160102。
【文档编号】H03M1/54GK204145459SQ201420546877
【公开日】2015年2月4日 申请日期:2014年9月22日 优先权日:2014年9月22日
【发明者】邢燕, 吴华兵, 胡永辉, 陈颖鸣, 赵爱萍 申请人:中国科学院国家授时中心