基于可编程定时单元的同步装置制造方法
【专利摘要】本实用新型提供了一种基于可编程定时单元的同步装置，整形电路将输入的信号整形成方波信号送往延迟产生电路的输入端，延迟产生电路根据控制单元的设置产生相应的延迟输出，接口电路实现延迟产生电路与外部控制系统的通信，控制单元使用ISP和UART串口实现在系统可编程或在应用可编程。本实用新型既具有长延迟的快沿脉冲延迟电路的各种性能，又具有与计算机通讯和接受控制的特性，可以设计出高准确度可控延迟脉冲信号源。
【专利说明】基于可编程定时单元的同步装置
【技术领域】
[0001]本发明属于无线电通信和时间同步系统的信号伪同步领域，涉及一种同步装置。
【背景技术】
[0002]在时间同步系统中，通常不同的设备在不同的时钟域工作，但是实际上要求这些工作同步进行，因此需要使这些设备的信号之间保持伪同步相位关系。在电子仪器和通信系统设计中，为配合同步功能的实现，常需要使用延迟线单元，使信号通过延迟网络之后能够达到把信号延迟一段特定时间的目的。
[0003]随着各种高新前沿技术的迅猛发展，传统设计的固定延迟时间的快前沿脉冲源已不能满足需要，常常需要在一定范围内可对延迟时间进行任意设置。一般来讲常规的设计有两种方法:一是将多个具有不同延迟时间的固定延迟脉冲产生电路单元组合成一个可程控的电路，通过计算机的控制来获得不同延迟时间的快沿脉冲输出，但很难达到高准确度的延迟时间、较好的快沿特性以及较高的脉冲形状的一致性；二是制作一个具有较长延迟时间的脉冲产生电路，在电路的不同延迟时间部位处引出具有不同延迟时间的信号，再由计算机根据用户的需求，将所需延迟时间的脉冲接入后续的输出放大电路，以获得所需的信号。这两种设计方法存在相同的问题，即要获得纳秒级延迟时间的脉冲是十分困难的。
【发明内容】
[0004]为了克服现有技术的不足，本发明提供一种基于可编程定时单元的同步装置，采用可编程延迟线芯片，既具有长延迟的快沿脉冲延迟电路的各种性能，又具有与计算机通讯和接受控制的特性，可以设计出高准确度可控延迟脉冲信号源。
[0005]本发明解决其技术问题所采用的技术方案是:包括整形电路、延迟产生电路、控制单元和接口电路。整形电路将输入的信号整形成方波信号送往延迟产生电路的输入端，延迟产生电路根据控制单元的设置产生相应的延迟输出，接口电路实现延迟产生电路与外部控制系统的通信，控制单元使用ISP和UART串口实现在系统可编程或在应用可编程。
[0006]本发明的有益效果是:通过将一个延迟添加到时钟信号的信号路径上来调整时钟信号的相对相位。添加到时钟信号上的时间延迟引起时钟信号在时间上平移，因此导致被延迟的时钟信号的相位平移。可调整的延迟电路增加了时间延迟的灵活性，通过改变应用于延迟电路的值来调整时间延迟。
[0007]本发明利用集中控制加上高精度的延迟单元提供各子系统的精密同步，采用专业的硬件时序逻辑控制电路，可设定为时钟发生、延时触发、或逻辑触发等功能，所有时间或逻辑参数均可以软件编程控制在250ps的精度内。同时该同步装置具有同步速度快、可靠高、易实现、抗干扰能力强等特点，能够应用于自动测试设备(ATE)，PC外设设备，雷达和通信设备，航空航天设备和生产线检测等领域。
【专利附图】
【附图说明】
[0008]图1是本发明的电气原理框图。
[0009]图2是本发明的电子线路原理图。
【具体实施方式】
[0010]下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
[0011]本发明包括整形电路、延迟产生电路、控制单元和接口电路。整形电路将输入的信号整形成方波信号送往延迟产生电路的输入端，信号的延迟输出通过对延迟产生电路的编程实现。延迟控制数据的输入有两种方法:一是在线编程，由控制单元来实现；二是通过外部设备编程，用于编程的控制信号通过接口电路输入到延迟产生电路。
[0012]本实施例的延迟产生电路为:集成电路U2的1脚接集成电路U1B的13脚，U2的2脚接插座P1的10脚和R19的一端，U2的3脚接P1的11脚和R12的1脚，U2的9脚接P1的12脚，U2的11脚接P1的13脚和R20的一端，U2的14脚和16脚接电源，U2的8脚接地，U2的4?5脚接P1的1?2脚和R12的2?3脚，U2的6脚、10脚、7脚、12脚接P1的1?6脚、R7的8?5脚和R12的2脚?7脚，U2的13脚接P1的7脚、R9的一端和R12的8脚，U2的15脚接三极管Q3的基极，Q3的发射极接R16的一端和Q4的发射极，Q3的集电极接Q4的基极和R17的一端，Q4的集电极接C12的一端和R18的一端，C12的另一端接R10的一端和R11的一端，R10的另一端和R11的另一端接P1的14脚。
[0013]图1是本发明的电气原理框图，在图1中，本发明是由整形电路、延迟产生电路、控制单元和接口电路连接构成。
[0014]整形电路完成对由外触发输入端送入的信号的整形锁定，形成一个具有一定前沿和宽度的规则脉冲送入延迟产生电路的输入端，实现输入信号到方波输出的转换。
[0015]延迟产生电路根据设置的延迟控制字产生相应的延迟输出。
[0016]控制单元实现对触发脉冲延时分配器的内置控制，可使用ISP和UART串口实现在系统可编程或在应用可编程。
[0017]接口电路实现延迟产生电路与外部控制系统的通信，并输出参考信号和延迟信号到外部。
[0018]在图2中，本实施例的整形电路由集成电路U1A、U1B，三极管Q1、Q2，二极管D1，接口插座J1，电阻R1?R6，电容C1、C2连接构成，集成电路U1的型号为74LS128，三极管Q1、Q2的型号为MPS3646。插座J1的1脚接R5的一端和C1的一端，C1的另一端接R4的一端，R4的另一端接Q1的基极、D1的负端和R3的一端，Q1的集电极接Q2的基极和R1的一端，Q1的发射极接Q2的发射极和R6的一端，Q2的集电极接U1A的3脚和R2的一端，U1A的2脚接地，U1A的1脚接U1B的11脚，U1B的12脚接地，R5的另一端接C2的一端，C2的另一端接地，R1的另一端、R2的另一端和R3的另一端接电源，R6的另一端和D1的正端接地。
[0019]本实施例的延迟产生电路由集成电路U2，三极管Q3、Q4，电阻R10、R11、R16?R18，电容C12连接构成。集成电路U2的型号为DS1123，三极管Q3、Q4的型号为MPS3646。集成电路U2的1脚接集成电路U1B的13脚，U2的2脚接插座P1的10脚和R19的一端，U2的3脚接插座P1的11脚和R12的1脚，U2的9脚接插座P1的12脚，U2的11脚接插座P1的13脚和R20的一端，U2的14脚和16脚接电源，U2的8脚接地，U2的4?6脚、10脚、7脚、12脚、13脚接P1的1?7脚和R12的2?8脚，U2的15接三极管Q3的基极，Q3的发射极接R16的一端和Q4的发射极，Q3的集电极接Q4的基极和R17的一端，Q4的集电极接C12的一端和R18的一端，C12的另一端接R10的一端和R11的一端，R10的另一端和R11的另一端接P1的14脚，R16的另一端接电源，R17的另一端和R18的另一端接地。
[0020]本实施例的控制单元由集成电路U3，集成电路U4，晶体振荡器Y1，按键S1，排阻R12，电阻R13?R15，电容C3?C11连接构成。集成电路U3的型号为STC12LE5410，集成电路U4的型号为MAX3232。集成电路U3的1脚接R14的一端和C4的一端，U3的2脚接U2的12脚，U3的3脚接U4的11脚，U3的4脚接R13的一端、Y1的一端和C6的一端，U3的5脚接R13的另一端、Y1的另一端和C5的一端，U3的10脚接地，U3的12?19脚接R12的16?9脚，U3的20脚接电源，U4的1脚通过C7接U4的3脚，U4的4脚通过C8接U4的5脚，U4的6脚通过C11接地，U4的15脚接地，U4的2脚通过C9接电源，U4的16脚接电源，R12的1?8脚接U2的3脚、4?6脚、10脚、7脚、12脚和13脚，C3的一端接U3的20脚、另一端接地，C4的另一端接电源和S1的一端，C5的另一端、C6的另一端接地，C10的一端接U4的16脚、另一端接地，R14的另一端接R15的一端和S1的另一端，R15的另一端接地。
[0021]本实施例的接口电路由接插件P1，排阻R7，电阻R9连接构成。接插件P1的1?3脚接U2的4?6脚和R12的2?5脚，P1的4脚接U2的10脚和R12的5脚，P1的5脚接U2的7脚和R12的6脚，P1的6脚接U2的12脚和R12的7脚，P1的7脚接U2的13脚和R12的8脚，P1的8?9脚接地，P1的10脚接U2的2脚和R19的一端，P1的11脚接U2的3脚和R12的1脚，P1的12脚接U2的9脚，P1的13脚接U2的11脚和R20的一端，P1的14脚接R10的一端和R11的一端，P1的15脚接U4的13脚，P1的16脚接U4的14脚，R7的1脚?4脚接地，R7的5脚?8脚接P1的6脚?3脚，R9的一端接地，R9的另一端接P1的7脚。
[0022]本发明的工作原理如下:
[0023]待同步信号通过接插件J1输入到可编程定时单元同步装置，经C1滤除输入信号的直流分量后，由三极管Ql、Q2组成的施密特整形放大电路将其转换为方波信号。经集成电路U1A、U1B驱动后的方波信号送往集成电路U2。集成电路U2是一个8位的可编程定时单元，可利用8抽头的延迟线进行异步抽样。通过配置U2的延时深度，可以实现对输入信号0?250ns的延迟，延时步长为250ps。为了获得高准确度的延迟，采用U2提供的延迟参考输出功能，可以最大限度的减少当输入信号电平发生变化时输入到输出间的测量延迟时间因过渡时间的变化而发生的改变，同时还可消除零步长延迟时因工作温度系数变化而引起的不利影响。U2的9脚和15脚分别产生出纳秒级的参考输出脉冲和纳秒级的延迟输出脉冲，经驱动后送输出放大电路。
[0024]集成电路U2的控制接口同时与集成电路U3和接插件P1相连接，对集成电路U2的延迟控制方法有两种:一是通过集成电路U3的全双工异步串行口进行在线编程，U3是型号为STC12LE5410的单片机；二是通过接插件P1输入控制信息。P1作为同步装置的扩展接口能够与外部具有TTL电平的单片机、ARM、FPGA、CPLD等设备相连接，实现用户对输出信号的延时控制。控制信息的输入可通过并行或串行两种方式进行:设置模式为并行模式时，延时设置数据从8位数据端口一次并行写入8位寄存器；串行模式时，串行延时设置数据在时钟上升沿以从高到低的顺序写入到8位寄存器。锁存允许信号为低电平时，数据端口的最后状态被8位锁存器锁存，锁定触发脉冲的延迟时间，数据端口逻辑状态的改变不影响对触发脉冲的延时。
[0025]集成电路U2的9脚为输出参考引脚，用户可通过该引脚用示波器或计数器等设备监测输出信号延迟功能的实现。
【权利要求】
1.一种基于可编程定时单元的同步装置，包括整形电路、延迟产生电路、控制单元和接口电路，其特征在于:整形电路将输入的信号整形成方波信号送往延迟产生电路的输入端，延迟产生电路根据控制单元的设置产生相应的延迟输出，接口电路实现延迟产生电路与外部控制系统的通信，控制单元使用13？和以奶串口实现在系统可编程或在应用可编程。
【文档编号】H03K5/13GK204145438SQ201420546879
【公开日】2015年2月4日 申请日期:2014年9月22日 优先权日:2014年9月22日
【发明者】邢燕, 王凡, 张虎, 胡永辉 申请人:中国科学院国家授时中心