驱动电路的制作方法

本公开涉及集成电路领域，尤其涉及一种驱动电路。

背景技术：

1、对于存储器而言，通常需要控制器发送时钟信号到驱动电路，而时钟信号在控制器与驱动电路之间传输时需经过pkg、socket、slot等通道(channel)，则时钟信号会衰减，同时存在阻抗匹配等情况，会导致反射问题，造成控制器发送到驱动电路的时钟信号不仅幅度不一样，输入共模电压也不一样。而输入共模电压不一样，信号进入驱动电路后会产生很大的变化,直接影响了时钟信号的功能。因此，如何减小输入共模电压不同带来的影响是驱动电路设计的一个重点和难点。

技术实现思路

1、本公开所要解决的技术问题是，提供一种驱动电路，其能够减小输入信号输入共模电压不同对输出信号的影响，大大提高器件性能。

2、为了解决上述问题，本公开实施例提供一种驱动电路，其包括：输入级，接收第一输入信号与第二输入信号，并输出第一输出信号及共模输出信号，所述第一输入信号与所述第二输入信号为互补信号；输出级，接收所述第一输出信号，并输出第二输出信号；占空比调节单元，以所述第一输出信号及共模输出信号或所述共模输出信号取反后的信号作为控制信号，对所述第二输出信号的占空比进行调整。

3、在一实施例中，所述占空比调节单元包括：开关单元，以所述第一输出信号作为控制信号；上拉单元，与第一电源电连接，并以共模输出信号或所述共模输出信号取反后的信号作为控制信号，所述上拉单元通过所述开关单元连接至所述占空比调节单元的输出端；下拉单元，与第二电源电连接，并以共模输出信号或所述共模输出信号取反后的信号作为控制信号，所述下拉单元通过所述开关单元连接至所述占空比调节单元的输出端。

4、在一实施例中，所述开关单元包括：第一晶体管，一端与所述上拉单元电连接，另一端与所述占空比调节单元的输出端电连接，控制端以所述第一输出信号作为控制信号；第二晶体管，一端与所述上拉单元电连接，另一端与所述占空比调节单元的输出端电连接，控制端以所述第一输出信号作为控制信号。

5、在一实施例中，所述第一晶体管与所述第二晶体管为不同类型晶体管，所述第一输出信号经反相器取反后作为所述第一晶体管的控制信号。

6、在一实施例中，所述第一晶体管与所述第二晶体管为不同类型晶体管，所述第一输出信号经反相器取反后作为所述第二晶体管的控制信号。

7、在一实施例中，所述上拉单元包括第三晶体管，所述下拉单元包括第四晶体管，所述第三晶体管与所述第四晶体管为不同类型晶体管。

8、在一实施例中，所述输入级包括：公共输出端，用于输出所述第一输出信号；信号接收单元，与所述公共输出端连接，用于接收所述第一输入信号与第二输入信号，并输出互补的第一输出子信号及第二输出子信号，所述第二输出子信号输出至所述公共输出端；共模单元，与所述信号接收单元连接，用于根据所述第一输出子信号及第二输出子信号的电压差输出所述共模输出信号；控制单元，一端与电源电连接，另一端与所述公共输出端电连接，并以所述第一输出子信号作为输入信号，输出第三输出子信号，所述第三输出子信号与所述第二输出子信号共同作为所述第一输出信号。

9、在一实施例中，所述信号接收单元包括：第五晶体管，以所述第一输入信号作为控制信号，一端与电源电连接，另一端作为输出端，用于输出所述第一输出子信号；第六晶体管，以所述第二输入信号作为控制信号，一端与电源电连接，另一端作为输出端，用于输出所述第二输出子信号。

10、在一实施例中，所述第五晶体管与所述第六晶体管为同类型晶体管。

11、在一实施例中，所述共模单元包括串联连接的第一电阻及第二电阻，所述第一电阻的一端与所述信号接收单元连接，接收所述第一输出子信号，所述第二电阻的一端与所述信号接收单元连接，接收所述第二输出子信号，所述第一电阻与所述第二电阻的公共端作为所述共模单元的输出端，用于输出所述共模输出信号。

12、在一实施例中，所述控制单元包括：第七晶体管，栅漏短接，且漏极接收所述第一输出子信号，源极与电源电连接；第八晶体管，栅极接收所述第一输出子信号，源极与电源电连接，漏极连接至所述公共输出端，用于输出所述第三输出子信号。

13、在一实施例中，所述控制单元还包括：第九晶体管，栅极接受时钟使能信号，源极与电源电连接，漏极与所述第七晶体管及第八晶体管的源极电连接。

14、在一实施例中，所述输入级包括第一级反相单元，所述输入级的输出信号作为所述第一级反相单元的输入信号，所述第一级反相单元的输出信号作为所述第一输出信号。

15、在一实施例中，所述第一级反相单元包括第一反相器，所述第一反相器的输入端与输出端之间通过电阻连接。

16、在一实施例中，所述输出级包括第二级反相单元，所述第一输出信号作为所述第二级反相单元的输入信号，所述第二级反相单元的输出信号作为所述第二输出信号。

17、在一实施例中，所述第二级反相单元由奇数个或者偶数个反相器串联而成。

18、在一实施例中，所述输出级还包括第三级反相单元，经所述占空比调整单元调整占空比的所述第二输出信号作为所述第三级反相单元的输入信号，所述第三级反相单元的输出信号作为所述驱动电路的输出信号。

19、本公开实施例提供的驱动电路将互补的第一输入信号与第二输入信号的共模输出信号或所述共模输出信号取反后的信号作为占空比调整单元的控制信号，对第二输出信号的占空比进行调整，使第二输出信号的占空比趋于预设值，例如使第二输出信号的占空比趋于50％，也就是说，第一输入信号与第二输入信号的输入共模电压虽然不同，但是经所述占空比调整单元调节后，最终驱动电路输出的输出信号的占空比均趋于预设值，不会产生较大变化，改善了驱动电路的输出性能。

技术特征：

1.一种驱动电路，其特征在于，包括：

2.根据权利要求1所述的驱动电路，其特征在于，所述占空比调节单元包括：

3.根据权利要求2所述的驱动电路，其特征在于，所述开关单元包括：

4.根据权利要求3所述的驱动电路，其特征在于，所述第一晶体管与所述第二晶体管为不同类型晶体管，所述第一输出信号经反相器取反后作为所述第一晶体管的控制信号。

5.根据权利要求3所述的驱动电路，其特征在于，所述第一晶体管与所述第二晶体管为不同类型晶体管，所述第一输出信号经反相器取反后作为所述第二晶体管的控制信号。

6.根据权利要求2所述的驱动电路，其特征在于，所述上拉单元包括第三晶体管，所述下拉单元包括第四晶体管，所述第三晶体管与所述第四晶体管为不同类型晶体管。

7.根据权利要求1所述的驱动电路，其特征在于，所述输入级包括：

8.根据权利要求7所述的驱动电路，其特征在于，所述信号接收单元包括：

9.根据权利要求8所述的驱动电路，其特征在于，所述第五晶体管与所述第六晶体管为同类型晶体管。

10.根据权利要求7所述的驱动电路，其特征在于，所述共模单元包括串联连接的第一电阻及第二电阻，所述第一电阻的一端与所述信号接收单元连接，接收所述第一输出子信号，所述第二电阻的一端与所述信号接收单元连接，接收所述第二输出子信号，所述第一电阻与所述第二电阻的公共端作为所述共模单元的输出端，用于输出所述共模输出信号。

11.根据权利要求7所述的驱动电路，其特征在于，所述控制单元包括：

12.根据权利要求11所述的驱动电路，其特征在于，所述控制单元还包括：

13.根据权利要求1所述的驱动电路，其特征在于，所述输入级包括第一级反相单元，所述输入级的输出信号作为所述第一级反相单元的输入信号，所述第一级反相单元的输出信号作为所述第一输出信号。

14.根据权利要求13所述的驱动电路，其特征在于，所述第一级反相单元包括第一反相器，所述第一反相器的输入端与输出端之间通过电阻连接。

15.根据权利要求1所述的驱动电路，其特征在于，所述输出级包括第二级反相单元，所述第一输出信号作为所述第二级反相单元的输入信号，所述第二级反相单元的输出信号作为所述第二输出信号。

16.根据权利要求15所述的驱动电路，其特征在于，所述第二级反相单元由奇数个或者偶数个反相器串联而成。

17.根据权利要求1所述的驱动电路，其特征在于，所述输出级还包括第三级反相单元，经所述占空比调整单元调整占空比的第二输出信号作为所述第三级反相单元的输入信号，所述第三级反相单元的输出信号作为所述驱动电路的输出信号。

技术总结
一种驱动电路，包括：输入级，接收第一输入信号与第二输入信号，并输出第一输出信号及共模输出信号，第一输入信号与第二输入信号为互补信号；输出级，接收第一输出信号，并输出第二输出信号；占空比调节单元，以第一输出信号及共模输出信号或共模输出信号取反后的信号作为控制信号，对第二输出信号的占空比进行调整。本公开实施例提供的驱动电路将共模输出信号或共模输出信号取反后的信号作为占空比调整单元的控制信号，对第二输出信号的占空比进行调整，使第二输出信号的占空比趋于预设值，第一输入信号与第二输入信号的输入共模电压虽然不同，但是经所述占空比调整单元调节后，输出的输出信号的占空比均趋于预设值，改善了驱动电路的输出性能。

技术研发人员：李思曼
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/16