多层电路板及其制作方法与流程

本申请涉及电路板领域，尤其涉及一种多层电路板以及多层电路板的制作方法。

背景技术：

1、随着5g技术的发展，电子产品向高度集成化以及小型化等方向发展，使得电子组件的组装密度也越来越高。因此，如何提升电路板的集成度是目前需解决的问题。

技术实现思路

1、有鉴于此，本申请提供一种有利于提升电路板集成度的多层电路板及其制作方法。

2、一种多层电路板，包括介电层以及沿第一方向层叠且间隔的至少两线路层，其中，所述介电层分别与每一所述线路层结合，一容纳腔设置于所述介电层中，且连通每一所述线路层。所述多层电路板还包括沿所述第一方向交替填充于所述容纳孔中的功能性介质层以及绝缘介质层，其中，所述功能性介质层的数量至少为两层，每一所述功能性介质层与至少一所述线路层电连接，所述绝缘介质层的数量至少为一层。

3、一种多层电路板的制作方法，其包括以下步骤：

4、提供一基板，包括介电层以及分别位于所述介电层两侧并沿第一方向层叠且间隔的第一金属箔及第二金属箔；

5、开设至少一沿所述第一方向贯穿所述基板的通孔，其中，所述通孔连通所述第一金属箔与所述第二金属箔；

6、形成一第一金属部密封所述通孔背离所述第二金属箔的一端的开口以使所述通孔对应形成盲孔，且所述第一金属部与所述第一金属箔结合成一体形成第一导电层；

7、往所述盲孔交替填充功能性介质层以及绝缘介质层，其中，所述功能性介质层的数量为两层，一所述功能性介质层电连接所述第一金属箔，另一所述功能性介质层电连接所述第二金属箔，所述绝缘介质层的数量为一层；

8、形成一第二金属部与所述功能性介质层贴合并密封所述盲孔的开口，且所述第二金属部与所述第二金属箔结合成一体形成第二导电层，获得一中间体；

9、对所述中间体烘烤；

10、对上述烘烤后的所述第一导电层与所述第二导电层进行线路制作。

11、一种多层电路板的制作方法，其包括以下步骤：

12、提供一基板，包括介电层以及至少两沿所述第一方向层叠且间隔的线路层，其中，每一所述线路层与所述介电层结合；

13、沿所述第一方向开设一通孔，且所述通孔连通每一所述线路层；

14、形成一第一密封部密封所述通孔一端的开口以使所述通孔对应形成盲孔；

15、往所述盲孔交替填充功能性介质层以及绝缘介质层，其中，所述功能性介质层的数量为至少两层，每一所述功能性介质层电连接至少一所述线路层，所述绝缘介质层的数量为至少一层；

16、形成一第二密封部密封所述盲孔的开口，获得一中间体；以及

17、对所述中间体烘烤。

18、本申请的多层电路板及其制作方法，在一个孔内设置多层功能性介质层的方式，在通过功能性介质层实现功能的同时有利于避免假性漏铜的情况，从而提高电路板的良率、利用率与集成度，有利于电路板的微小化。

技术特征：

1.一种多层电路板，包括介电层以及至少两沿第一方向层叠且间隔的线路层，其中，所述介电层分别与每一所述线路层结合，一容纳腔设置于所述介电层中，且连通每一所述线路层，其特征在于，所述多层电路板还包括沿所述第一方向交替填充于所述容纳孔中的功能性介质层以及绝缘介质层，其中，所述功能性介质层的数量至少为两层，每一所述功能性介质层与至少一所述线路层电连接，所述绝缘介质层的数量至少为一层。

2.如权利要求1所述的多层电路板，其特征在于，每一所述功能性介质层的材质选自电阻介质或者电容介质。

3.如权利要求1所述的多层电路板，其特征在于，所述容纳腔的纵横比小于或等于10:1。

4.一种多层电路板的制作方法，其包括以下步骤：

5.如权利要求4所述的多层电路板的制作方法，其特征在于，所述基板还包括至少一位于所述第一金属箔及所述第二金属箔之间且分别与所述第一金属箔及所述第二金属箔沿所述第一方向层叠且间隔的内层线路层；

6.如权利要求4所述的多层电路板的制作方法，其特征在于，每一所述功能性介质层的材质选自电阻介质或者电容介质。

7.如权利要求4所述的多层电路板的制作方法，其特征在于，所述通孔的纵横比小于或等于10:1。

8.一种多层电路板的制作方法，其包括以下步骤：

9.如权利要求8所述的多层电路板的制作方法，其特征在于，每一所述功能性介质层的材质选自电阻介质或者电容介质。

10.如权利要求8所述的多层电路板的制作方法，其特征在于，所述通孔的纵横比小于或等于10:1。

技术总结
一种有利于提升电路板集成度的多层电路板，包括介电层以及沿第一方向层叠且间隔的至少两线路层，其中，所述介电层分别与每一所述线路层结合，一容纳腔设置于所述介电层中，且连通每一所述线路层。所述多层电路板还包括沿所述第一方向交替填充于所述容纳孔中的功能性介质层以及绝缘介质层，其中，所述功能性介质层的数量至少为两层，每一所述功能性介质层与至少一所述线路层电连接，所述绝缘介质层的数量至少为一层。

技术研发人员：傅志杰,林原宇,李泽杰
受保护的技术使用者：宏启胜精密电子（秦皇岛）有限公司
技术研发日：
技术公布日：2024/1/5