一种半导体结构及其制造方法与流程

本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术：

1、半导体结构(例如，动态随机存取存储器)通常包括器件区和对位区，在半导体结构的制造过程中，通常会利用对位区中的对准标记进行对准控制，实现在器件区中形成的器件结构之间的对准。

2、在对准过程中，一般以光束侦测对准标记，光束在对准标记处发生衍射，衍射光成像在对准标记检测系统的图形传感器上，然后对图形传感器上接收的图像进行处理，实现对对准标记的识别。

3、然而，在检测对准信号时，通常会存在衍射光的强度不高，识别对准标记的准确度较差的问题，从而影响套刻精度(overlay，ovl)的量测和补偿。

技术实现思路

1、本公开实施例提供一种半导体结构的制造方法，包括：

2、提供衬底，所述衬底包括器件区和对位区；

3、在所述衬底上形成覆盖器件区和对位区的堆叠层，所述堆叠层至少包括位于底层的第一导电层，所述第一导电层的材料包括半导体材料；

4、刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽，所述第二沟槽以及位于所述第二沟槽之间的所述堆叠层构成对准标记。

5、在一些实施例中，所述第一导电层的材料包括多晶硅。

6、在一些实施例中，在所述衬底上形成堆叠层之前，所述方法还包括：

7、在所述衬底上形成第一介质层；

8、在所述第一介质层上形成第一掩膜图案，所述第一掩膜图案覆盖所述对位区；

9、以所述第一掩膜图案为掩膜去除位于所述器件区的所述第一介质层。

10、在一些实施例中，在所述衬底上形成第一介质层之前，所述方法还包括：

11、在位于所述器件区的所述衬底内形成隔离结构，所述隔离结构将所述衬底间隔为多个有源区；

12、去除部分有源区及覆盖所述部分有源区侧壁的所述隔离结构，以形成暴露所述部分有源区下方的剩余有源区的凹槽；

13、在所述凹槽内填充导电材料以形成接触插塞材料层。

14、在一些实施例中，在所述衬底上形成堆叠层，包括：

15、在所述衬底上形成所述第一导电层，所述第一导电层至少覆盖所述接触插塞材料层及所述第一介质层；

16、在所述第一导电层上形成第二导电层；

17、在所述第二导电层上形成第二介质层。

18、在一些实施例中，刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽，包括：

19、在所述第二介质层上形成第二掩膜图案；

20、以所述第二掩膜图案为掩膜从上往下刻蚀所述第二介质层、所述第二导电层、所述第一导电层以分别在所述器件区和所述对位区上形成所述第一沟槽和所述第二沟槽，所述第一沟槽和所述第二沟槽将所述堆叠层间隔为多个分立的堆叠结构；其中，位于所述器件区的所述第一导电层覆盖部分所述接触插塞材料层。

21、在一些实施例中，在刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽之后，所述方法还包括：

22、将未被所述第一导电层覆盖的所述接触插塞材料层移除，形成接触插塞。

23、在一些实施例中，所述方法还包括：

24、形成第三介质层，所述第三介质层覆盖所述堆叠结构的侧壁，其中，在所述器件区，所述第三介质层还填充位于所述接触插塞两侧的空隙，所述空隙是移除部分所述接触插塞材料层形成的。

25、在一些实施例中，在形成第三介质层之后，在形成第三介质层之后，所述方法还包括：在所述第二沟槽内形成第四介质层，所述第四介质层覆盖所述第三介质层的侧壁并填充所述第二沟槽。

26、本公开还提供一种半导体结构，包括：

27、衬底，所述衬底包括器件区和对位区；

28、堆叠层，位于所述衬底上，所述堆叠层至少包括位于底层的第一导电层，所述第一导电层的材料包括半导体材料；

29、分别位于所述器件区和所述对位区的第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽位于所述堆叠层内并贯穿所述堆叠层，其中，所述第二沟槽以及位于所述第二沟槽之间的所述堆叠层构成对准标记。

30、在一些实施例中，所述半导体结构还包括：第一介质层，所述第一介质层位于所述对位区中的堆叠层的下方并覆盖所述对位区。

31、在一些实施例中，所述半导体结构还包括：位于所述器件区的隔离结构，所述隔离结构位于所述衬底内并在所述衬底内限定出多个有源区；位于所述器件区的接触插塞，所述接触插塞至少部分位于所述衬底内并覆盖部分所述有源区。

32、在一些实施例中，位于所述器件区的所述第一导电层与所述接触插塞接触连接。

33、在一些实施例中，所述堆叠层还包括：第二导电层，位于所述第一导电层上；第二介质层，位于所述第二导电层上。

34、在一些实施例中，所述第一沟槽和所述第二沟槽将所述堆叠层间隔为多个分立的堆叠结构；所述半导体结构还包括：第三介质层，所述第三介质层至少覆盖所述堆叠结构的侧壁。

35、在一些实施例中，所述第三介质层还包括夹设于所述接触插塞和所述隔离结构之间的部分。

36、在一些实施例中，所述半导体结构还包括：位于所述第二沟槽内的第四介质层，所述第四介质层覆盖所述第三介质层的侧壁并填充所述第二沟槽。

37、本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供衬底，所述衬底包括器件区和对位区；在所述衬底上形成覆盖器件区和对位区的堆叠层，所述堆叠层至少包括位于底层的第一导电层，所述第一导电层的材料包括半导体材料；刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽，所述第二沟槽以及位于所述第二沟槽之间的所述堆叠层构成对准标记。本公开实施例中第二沟槽以及位于第二沟槽之间的堆叠层构成对准标记，堆叠层包括位于底层的第一导电层，第一导电层的材料包括半导体材料，如此，增强了衍射光的强度，提高了对准标记的对准质量和识别对准标记的准确度，进而提高了套刻精度的量测、补偿的精度。

38、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。

技术特征：

1.一种半导体结构的制造方法，其特征在于，包括：

2.根据权利要求1所述的制造方法，其特征在于，所述第一导电层的材料包括多晶硅。

3.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成堆叠层之前，所述方法还包括：

4.根据权利要求3所述的制造方法，其特征在于，在所述衬底上形成第一介质层之前，所述方法还包括：

5.根据权利要求4所述的制造方法，其特征在于，在所述衬底上形成堆叠层，包括：

6.根据权利要求5所述的制造方法，其特征在于，刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽，包括：

7.根据权利要求6所述的制造方法，其特征在于，在刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽之后，所述方法还包括：

8.根据权利要求7所述的制造方法，其特征在于，所述方法还包括：

9.根据权利要求8所述的制造方法，其特征在于，在形成第三介质层之后，所述方法还包括：在所述第二沟槽内形成第四介质层，所述第四介质层覆盖所述第三介质层的侧壁并填充所述第二沟槽。

10.一种半导体结构，其特征在于，包括：

11.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：第一介质层，所述第一介质层位于所述对位区中的所述堆叠层的下方并覆盖所述对位区。

12.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述器件区的隔离结构，所述隔离结构位于所述衬底内并在所述衬底内限定出多个有源区；位于所述器件区的接触插塞，所述接触插塞至少部分位于所述衬底内并覆盖部分所述有源区。

13.根据权利要求12所述的半导体结构，其特征在于，位于所述器件区的所述第一导电层与所述接触插塞接触连接。

14.根据权利要求10所述的半导体结构，其特征在于，所述堆叠层还包括：第二导电层，位于所述第一导电层上；第二介质层，位于所述第二导电层上。

15.根据权利要求12所述的半导体结构，其特征在于，所述第一沟槽和所述第二沟槽将所述堆叠层间隔为多个分立的堆叠结构；所述半导体结构还包括：第三介质层，所述第三介质层至少覆盖所述堆叠结构的侧壁。

16.根据权利要求15所述的半导体结构，其特征在于，所述第三介质层还包括夹设于所述接触插塞和所述隔离结构之间的部分。

17.根据权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述第二沟槽内的第四介质层，所述第四介质层覆盖所述第三介质层的侧壁并填充所述第二沟槽。

技术总结
本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供衬底，所述衬底包括器件区和对位区；在所述衬底上形成覆盖器件区和对位区的堆叠层，所述堆叠层至少包括位于底层的第一导电层，所述第一导电层的材料包括半导体材料；刻蚀所述堆叠层以分别在所述器件区和所述对位区形成贯穿所述堆叠层的第一沟槽和第二沟槽，所述第二沟槽以及位于所述第二沟槽之间的所述堆叠层构成对准标记。

技术研发人员：陈红蕾,朱宏伟
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/2/21