半导体结构的制备方法和半导体结构与流程

本公开涉及半导体制备，尤其涉及一种半导体结构的制备方法和半导体结构。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)具有晶体管和电容，其中，为了提高电容的电容量，电容往往会有非常高的深宽比，在电容的制备过程中，电容孔底部容易出现蚀刻不完全而导致电容孔底部的尺寸较上部小，使得最终形成的电容产生倾斜，导致电性接触不良，降低良率。

2、在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的相关技术的信息。

技术实现思路

1、本公开实施例提供了一种半导体结构的制备方法及半导体结构，能够制备出尺寸均匀、不易倾斜且具有高深宽比的半导体结构，提升了半导体结构的电学性能及良率。

2、本公开实施例提供了一种半导体结构的制备方法，包括：提供基底；在所述基底上形成第一叠层，并在所述第一叠层中形成多个第一开口；在所述第一开口的内壁形成栅栏；在所述第一叠层和所述栅栏上形成第二叠层；在所述第二叠层上形成具有电容图案的第一掩膜层；基于所述电容图案，采用第一蚀刻工艺自所述第二叠层向靠近所述基底的方向蚀刻至形成第一电容孔，所述第一电容孔的底部的侧壁暴露至少部分所述栅栏；其中，所述第一蚀刻工艺中，所述第二叠层和所述栅栏的蚀刻选择比不同；采用第二蚀刻工艺蚀刻所述第一掩膜层和位于所述第一电容孔底部的所述栅栏，露出所述基底，以使所述第一电容孔形成为第二电容孔。

3、根据本公开的一些实施例，所述电容图案位于所述第一开口的上方，且所述电容图案的径向尺寸小于或等于所述第一开口的径向尺寸。

4、根据本公开的一些实施例，所述第一开口的径向尺寸比所述第二电容孔的径向尺寸大0～8nm。

5、根据本公开的一些实施例，所述电容图案位于所述第一叠层的上方，且所述电容图案的径向尺寸大于或等于相邻的两个所述第一开口之间的所述第一叠层的径向尺寸；其中，采用第一蚀刻工艺自所述第二叠层向靠近所述基底的方向蚀刻至形成第一电容孔，包括：采用第一蚀刻工艺自所述第二叠层蚀刻至所述基底的表面，形成所述第一电容孔。

6、根据本公开的一些实施例，所述第二电容孔的深度大于等于1000nm；和/或，所述第二电容孔的深宽比大于或等于35：1。

7、根据本公开的一些实施例，所述栅栏占所述第一开口的径向尺寸的比例为1/3至1。

8、根据本公开的一些实施例，所述第一蚀刻工艺为干法刻蚀工艺，且使用的蚀刻气体对所述第一叠层、所述第二叠层分别和所述栅栏的蚀刻选择比为5～10。

9、根据本公开的一些实施例，所述第二蚀刻工艺为干法刻蚀工艺，且使用的蚀刻气体对所述栅栏和所述第一叠层的蚀刻选择比为5～10。

10、根据本公开的一些实施例，在所述基底上形成第一叠层，包括：在所述基底上形成第一支撑层；在所述第一支撑层上形成第一牺牲层；其中，所述第一开口不仅位于所述第一支撑层中，还位于所述第一牺牲层中。

11、根据本公开的一些实施例，在所述第一叠层和所述栅栏上形成第二叠层包括：在所述第一叠层和所述栅栏上形成第二牺牲层；在所述第二牺牲层上形成第二支撑层；在所述第二支撑层上形成第三牺牲层；在所述第三牺牲层上形成第三支撑层。

12、根据本公开的一些实施例，所述方法还包括：在所述第二电容孔的内壁和所述第二叠层的顶表面形成下电极层；在所述下电极层上形成具有第一图案的第二掩膜层，所述第一图案暴露部分所述第二叠层的顶表面上的所述下电极层；基于所述第一图案，去除露出的所述下电极层，露出所述第三支撑层；去除露出的所述第三支撑层；去除所述第三牺牲层，露出与所述第一图案对应的所述第三支撑层；去除露出的所述第二支撑层；去除所述第二牺牲层和剩余的所述栅栏。

13、根据本公开的一些实施例，采用湿法蚀刻工艺去除所述第二牺牲层和剩余的所述栅栏，所述湿法蚀刻工艺中使用的蚀刻剂包括能够去除所述栅栏的添加剂。

14、根据本公开的一些实施例，还包括形成电容器，包括：在所述下电极层上形成电介质层；在所述电介质层上形成上电极层；其中，所述电容器包括所述下电极层、所述电介质层和所述上电极层，所述下电极层为筒状电极或柱状电极。

15、根据本公开的一些实施例，所述栅栏的材质包括多晶硅、碳中的至少一种。

16、本公开实施例还提供了一种半导体结构，采用上述任一实施例所述的方法制备。

17、由上述技术方案可知，本公开实施例的半导体结构的制备方法及半导体结构具备以下优点和积极效果中的至少之一：

18、本公开实施例中，在第一叠层的第一开口的内壁形成栅栏，基于电容图案，对第二叠层蚀刻时，由于蚀刻气体对第二叠层和栅栏的蚀刻选择比不同，因而能够蚀刻第二叠层形成第一电容孔，栅栏位于第一电容孔的底部，起到占位的作用，避免了由于第一电容孔的高深宽比，第一电容孔底部的侧壁蚀刻不完全而导致底部尺寸变小的情况，第二蚀刻工艺扩大了第一电容孔底部的尺寸，也即确保后续形成的第二电容孔的尺寸，尤其是在竖直方向上更加均匀，同时栅栏还起到了保护作用，避免由于第一蚀刻工艺的蚀刻气体在底部溅射不均匀而在第一电容孔的侧壁产生缺陷的情况，使得当采用第二蚀刻工艺去除底部的栅栏时，第一电容孔底部的栅栏会沿着第一电容孔的顶部开口的轮廓继续向下蚀刻，形成侧壁更加顺滑的第二电容孔，因而提高了第二电容孔的深宽比，进一步提高半导体结构的电学性能以及良率。

技术特征：

1.一种半导体结构的制备方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述电容图案位于所述第一开口的上方，且所述电容图案的径向尺寸小于或等于所述第一开口的径向尺寸。

3.根据权利要求2所述的方法，其特征在于，所述第一开口的径向尺寸比所述第二电容孔的径向尺寸大0～8nm。

4.根据权利要求1所述的方法，其特征在于，所述电容图案位于所述第一叠层的上方，且所述电容图案的径向尺寸大于或等于相邻的两个所述第一开口之间的所述第一叠层的径向尺寸；

5.根据权利要求1所述的方法，其特征在于，所述第二电容孔的深度大于等于1000nm；和/或，

6.根据权利要求1所述的方法，其特征在于，所述栅栏占所述第一开口的径向尺寸的比例为1/3至1。

7.根据权利要求1所述的方法，其特征在于，所述第一蚀刻工艺为干法刻蚀工艺，且使用的蚀刻气体对所述第一叠层、所述第二叠层分别和所述栅栏的蚀刻选择比为5～10。

8.根据权利要求1所述的方法，其特征在于，所述第二蚀刻工艺为干法刻蚀工艺，且使用的蚀刻气体对所述栅栏和所述第一叠层的蚀刻选择比为5～10。

9.根据权利要求1～8任一项所述的方法，其特征在于，在所述基底上形成第一叠层，包括：

10.根据权利要求9所述的方法，其特征在于，在所述第一叠层和所述栅栏上形成第二叠层包括：

11.根据权利要求10所述的方法，其特征在于，还包括：

12.根据权利要求11所述的方法，其特征在于，采用湿法蚀刻工艺去除所述第二牺牲层和剩余的所述栅栏，所述湿法蚀刻工艺中使用的蚀刻剂包括能够去除所述栅栏的添加剂。

13.根据权利要求11所述的方法，其特征在于，还包括形成电容器，包括：

14.根据权利要求1所述的方法，其特征在于，所述栅栏的材质包括多晶硅、碳中的至少一种。

15.一种半导体结构，其特征在于，采用权利要求1～14中任一项所述的方法制备。

技术总结
本公开实施例提供一种半导体结构的制备方法和半导体结构。该方法包括：提供基底；在基底上形成第一叠层，并在第一叠层中形成多个第一开口；在第一开口的内壁形成栅栏；在第一叠层和栅栏上形成第二叠层；在第二叠层上形成具有电容图案的第一掩膜层；基于电容图案，采用第一蚀刻工艺自第二叠层向靠近基底的方向蚀刻至形成第一电容孔，第一电容孔的底部的侧壁暴露至少部分栅栏；其中，第一蚀刻工艺中，第二叠层和栅栏的蚀刻选择比不同；采用第二蚀刻工艺蚀刻第一掩膜层和位于第一电容孔底部的栅栏，露出基底，以使第一电容孔形成为第二电容孔。本公开的方法使第二电容孔具有高深宽比，提高半导体结构的电学性能。

技术研发人员：周刘涛,潘烁
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/12