半导体存储器装置和半导体存储器装置的制造方法与流程

本公开的各种实施方式总体上涉及一种半导体存储器装置和该半导体存储器装置的制造方法，并且更具体地，涉及一种三维(3d)半导体存储器装置和该3d半导体存储器装置的制造方法。

背景技术：

1、为了提高半导体存储器装置的集成度，已经提出了包括以三维布置的多个存储器单元的3d半导体存储器装置。

2、3d半导体存储器装置可以通过增加层叠在基板上的存储器单元的数量来进一步提高集成度。随着层叠的存储器单元的数量增加，制造工艺的稳定性可能劣化。

技术实现思路

1、根据本公开的一个实施方式，一种半导体存储器装置包括：半导体基板，该半导体基板包括顶表面，所述顶表面面向第一方向并在第二方向上延伸；第一源极结构和第二源极结构，所述第一源极结构和所述第二源极结构在所述第一方向上与所述半导体基板间隔开并且在所述第二方向上彼此间隔开；填充图案，该填充图案位于所述第一源极结构和所述第二源极结构之间；存储器单元阵列，该存储器单元阵列与所述第一源极结构交叠；以及多个放电接触部，所述多个放电接触部穿透所述第二源极结构并且连接到所述半导体基板。

2、根据本公开的另一实施方式，一种半导体存储器装置包括：半导体基板，该半导体基板包括第一区域、第二区域、在所述第一区域和所述第二区域之间的第一延伸区域、以及在远离所述第一延伸区域的方向上从所述第二区域延伸的第二延伸区域；第一源极结构，该第一源极结构与所述半导体基板的第一区域交叠；第二源极结构，该第二源极结构与所述半导体基板的第二区域交叠；多个放电接触部，所述多个放电接触部穿透所述第二源极结构并且连接到所述半导体基板的第二区域；填充图案，该填充图案与所述半导体基板的所述第一延伸区域交叠并且插置在所述第一源极结构和所述第二源极结构之间；在所述第一源极结构上方交替设置的多个层间电介质和多个导电图案；以及沟道层，该沟道层穿透所述多个层间电介质和所述多个导电图案并且连接到所述第一源极结构。沟槽可以形成在所述第一源极结构的面向所述多个层间电介质和所述多个导电图案的表面中，并且所述多个层间电介质和所述多个导电图案可以被与所述沟槽交叠的狭缝穿透。

3、根据本公开的另一实施方式，一种半导体存储器装置的制造方法包括以下步骤：在具有顶表面的半导体基板上方形成初步源极叠层，所述顶表面面向第一方向并在第二方向上延伸；通过穿透所述初步源极叠层的填充图案将所述初步源极叠层分离成在所述第二方向上彼此间隔开的单元源极图案和放电源极图案；通过穿透所述初步源极叠层的放电源极图案形成连接到所述半导体基板的放电接触部；形成由在所述第二方向上对齐的第一凹槽、第二凹槽和第三凹槽限定的沟槽，所述第一凹槽设置在所述初步源极叠层的单元源极图案内部，所述第二凹槽设置在所述初步源极叠层的放电源极图案内部，所述第三凹槽设置在所述填充图案内部；在所述沟槽内形成含金属层；形成与所述含金属层交叠并延伸以与所述初步源极叠层的单元源极图案交叠的初步栅极叠层；形成穿透所述初步栅极叠层的沟道层；以及形成穿透所述初步栅极叠层以暴露所述含金属层的狭缝。

技术特征：

1.一种半导体存储器装置，所述半导体存储器装置包括：

2.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：

3.根据权利要求2所述的半导体存储器装置，其中，在所述第二方向上，所述源极接触结构的长度比所述第一凹槽的长度更短。

4.根据权利要求2所述的半导体存储器装置，其中，所述多个放电接触部在与所述沟槽的所述第二凹槽间隔开的位置处设置在所述第二凹槽的两侧。

5.根据权利要求2所述的半导体存储器装置，其中，所述存储器单元阵列包括：

6.根据权利要求1所述的半导体存储器装置，其中，所述第一源极结构包括在所述第一方向上层叠的第一半导体层、层间半导体层和第二半导体层，并且

7.根据权利要求6所述的半导体存储器装置，其中，沟槽穿透所述第二半导体层，并且

8.根据权利要求7所述的半导体存储器装置，其中，所述层间半导体层延伸到所述沟槽的被限定在所述填充图案和所述第二源极结构内部的部分中。

9.根据权利要求8所述的半导体存储器装置，所述半导体存储器装置还包括：

10.根据权利要求1所述的半导体存储器装置，其中，所述第二源极结构包括在所述第一方向上层叠的第一半导体层、第一钝化层、源极牺牲层、第二钝化层和第二半导体层。

11.一种半导体存储器装置，所述半导体存储器装置包括：

12.根据权利要求11所述的半导体存储器装置，所述半导体存储器装置还包括：

13.根据权利要求11所述的半导体存储器装置，其中，所述第一源极结构包括：

14.根据权利要求13所述的半导体存储器装置，其中，所述沟槽延伸以与所述填充图案和所述第二源极结构交叉，并且

15.根据权利要求13所述的半导体存储器装置，其中，所述层间半导体层延伸以与所述填充图案和所述第二源极结构交叠。

16.根据权利要求13所述的半导体存储器装置，其中，所述沟道层穿透所述第一源极结构的所述第二半导体层，延伸到所述第一源极结构的所述第一半导体层中，并且与所述层间半导体层接触。

17.根据权利要求11所述的半导体存储器装置，其中，所述第二源极结构包括：

18.根据权利要求17所述的半导体存储器装置，其中，所述沟槽：

19.一种半导体存储器装置的制造方法，所述制造方法包括以下步骤：

20.根据权利要求19所述的半导体存储器装置的制造方法，其中，所述单元源极图案和所述放电源极图案中的每一个包括在所述第一方向上层叠的第一半导体层、第一钝化层、源极牺牲层、第二钝化层和第二半导体层。

21.根据权利要求20所述的半导体存储器装置的制造方法，所述制造方法还包括以下步骤：

22.根据权利要求21所述的半导体存储器装置的制造方法，其中，在形成所述开口的同时，所述放电接触部被所述放电源极图案的所述第一钝化层、所述源极牺牲层和所述第二钝化层围绕。

23.根据权利要求19所述的半导体存储器装置的制造方法，其中，所述含金属层包括钨。

24.根据权利要求19所述的半导体存储器装置的制造方法，其中，所述狭缝被形成为在所述第二方向上具有比所述第一凹槽的长度更短的长度。

25.一种半导体存储器装置的制造方法，所述制造方法包括以下步骤：

26.根据权利要求25所述的半导体存储器装置的制造方法，其中，所述单元源极图案和所述放电源极图案中的每一个包括在所述第一方向上层叠的第一半导体层、第一钝化层、源极牺牲层、第二钝化层和第二半导体层。

27.根据权利要求26所述的半导体存储器装置的制造方法，其中，所述源极替换工艺包括以下步骤：

28.根据权利要求26所述的半导体存储器装置的制造方法，其中，在所述源极替换工艺期间，所述放电接触部被所述放电源极图案的所述第一钝化层、所述源极牺牲层和所述第二钝化层围绕。

29.根据权利要求25所述的半导体存储器装置的制造方法，其中，所述含金属层包括钨。

30.根据权利要求25所述的半导体存储器装置的制造方法，其中，所述狭缝被形成为在所述第二方向上具有比所述第一凹槽的长度更短的长度。

31.根据权利要求25所述的半导体存储器装置的制造方法，其中，所述含金属层在所述第一凹槽、所述第二凹槽和所述第三凹槽中连续，并且

32.根据权利要求31所述的半导体存储器装置的制造方法，其中，所述层间半导体层延伸到所述第二凹槽和所述第三凹槽中。

技术总结
提供了一种半导体存储器装置和半导体存储器装置的制造方法。所述半导体存储器装置包括在半导体基板上方彼此间隔开的第一源极结构和第二源极结构、在所述第一源极结构和所述第二源极结构之间的填充图案、与所述第一源极结构交叠的存储器单元阵列、以及穿透所述第二源极结构并连接到所述半导体基板的放电接触部。

技术研发人员：廉孝燮
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/1/15