半导体器件及其制造方法与流程

概括地说，本申请涉及半导体，具体地说，本申请涉及半导体器件及其制造方法。

背景技术：

1、诸如三维(3d)nand存储器件之类的存储器件是一种有前途的存储器件，具有比传统平面存储器高得多的存储密度，可以满足消费电子、云计算和大数据对于更大容量和更佳性能的日益增长的需求。3d存储器件通常在单个芯片中包括多个堆叠层，以实现更高的密度、更高的容量、更快的性能、更低的功耗和更好的成本效率。

技术实现思路

1、根据本公开内容，提供了一种包括存储单元晶片的半导体器件。该存储单元晶片包括包括电介质层、所述电介质层上的导体层、穿透所述电介质层和所述导体层的一个或多个贯穿触点、以及隔离体，其中所述隔离体在水平方向上围绕所述导体层的区域和所述一个或多个贯穿触点中的至少一个贯穿触点，并垂直延伸穿过所述导体层以连接到所述电介质层。由所述隔离体包围的所述导体层的区域与所述导体层的其它部分隔离。所述一个或多个贯穿触点中的每一个贯穿触点包括所述电介质层中的柱部分和所述导体层中的焊盘部分。

2、此外，根据本公开内容，提供了一种半导体器件制造方法，该方法包括提供起始晶片。所述起始晶片包括衬底、在所述衬底上形成的牺牲层和在所述牺牲层上形成的导体层。该方法还包括：对所述导体层进行图案化以在所述导体层中形成沟槽。所述沟槽将所述导体层中由所述沟槽围绕的区域与所述导体层的其它部分隔离。该方法还包括：在所述沟槽中填充绝缘材料以形成隔离体。

3、此外，根据本公开内容，提供了一种存储系统，其包括存储器件和配置为控制所述存储器件的操作的存储器控制器。所述存储器件包括存储单元晶片。所述存储单元晶片包括电介质层、所述电介质层上的导体层、穿透所述电介质层和所述导体层的一个或多个贯穿触点、以及隔离体，其中所述隔离体在水平方向上围绕所述导体层的区域和所述一个或多个贯穿触点中的至少一个贯穿触点，并垂直延伸穿过所述导体层以连接到所述电介质层。由所述隔离体包围的所述导体层的区域与所述导体层的其它部分隔离。所述一个或多个贯穿触点中的每一个贯穿触点包括所述电介质层中的柱部分和所述导体层中的焊盘部分。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述一个或多个贯穿触点中的每一个贯穿触点还包括在所述导体层中的膨胀部分，所述膨胀部分的横向尺寸大于所述焊盘部分的横向尺寸。

3.根据权利要求1所述的半导体器件，其中：

4.根据权利要求1所述的半导体器件，其中：

5.根据权利要求4所述的半导体器件，其中，所述多个隔离体彼此分离。

6.根据权利要求4所述的半导体器件，其中，所述隔离体中的至少两个隔离体彼此连接。

7.根据权利要求4所述的半导体器件，其中，所述多个隔离体中的一个隔离体围绕第一数量的所述贯穿触点，所述隔离体中的另一个隔离体围绕第二数量的所述贯穿触点，并且所述第一数量不同于所述第二数量。

8.根据权利要求4所述的半导体器件，其中，所述隔离体的数量与所述贯穿触点的数量相同，并且所述隔离体中的每一个隔离体仅围绕所述贯穿触点中的一个贯穿触点。

9.根据权利要求1所述的半导体器件，其中：

10.根据权利要求9所述的半导体器件，其中，所述第一隔离体与所述第二隔离体在垂直方向上对齐。

11.根据权利要求1所述的半导体器件，其中，所述存储单元晶片还包括多个局部绝缘层，每个局部绝缘层围绕并接触所述一个或多个贯穿触点中的对应一个贯穿触点的焊盘部分。

12.根据权利要求1所述的半导体器件，其中，所述存储单元晶片还包括掩埋在所述电介质层中并且水平延伸的多个栅极导体层。

13.根据权利要求12所述的半导体器件，其中：

14.根据权利要求12所述的半导体器件，其中：

15.一种半导体器件制造方法，包括：

16.根据权利要求15所述的方法，还包括：

17.根据权利要求16所述的方法，其中，形成所述存储结构包括：

18.根据权利要求16所述的方法，还包括：

19.根据权利要求18所述的方法，还包括：

20.一种存储系统，包括：

技术总结
一种半导体器件包括存储单元晶片。该存储单元晶片包括电介质层、电介质层上的导体层、穿透电介质层和导体层的一个或多个贯穿触点、以及隔离体，其中隔离体在水平方向上围绕导体层的区域和所述一个或多个贯穿触点中的至少一个贯穿触点，并垂直延伸穿过导体层以连接到电介质层。由隔离体包围的导体层的区域与导体层的其它部分隔离。所述一个或多个贯穿触点中的每一个贯穿触点包括电介质层中的柱部分和导体层中的焊盘部分。

技术研发人员：李寒骁,陈金星,范光龙,汪严莉
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：
技术公布日：2024/6/18