包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法与流程

本文中所公开的实施例涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。

背景技术：

1、存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)来写入或读取存储器单元。感测线可使沿着阵列的列的存储器单元导电互连，且存取线可使沿着阵列的行的存储器单元导电互连。每一存储器单元可通过感测线及存取线的组合唯一地寻址。

2、存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在不存在电力的情况下长时间存储数据。非易失性存储器常规地被指定为具有至少约10年的保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保持时间。无论如何，存储器单元经配置以在至少两种不同可选择状态下保持或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的两个以上电平或状态。

3、场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其之间具有半导电沟道区。导电栅极邻近沟道区且由薄栅极绝缘体与沟道区分开。将合适电压施加到栅极允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止电流流过沟道区。场效应晶体管也可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的能够可逆地编程的电荷存储区。

4、快闪存储器是一种类型的存储器，且在现代计算机及装置中具有许多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的bios。作为另一实例，计算机及其它装置越来越普遍利用固态驱动器中的快闪存储器来取代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中流行，这是因为其使制造商能够在新通信协议变得标准化时支持所述新通信协议，及提供远程地升级装置以增强特征的能力。

5、存储器阵列可布置于存储器页面、存储器块及部分块(例如，子块)以及存储器平面中，例如，如在第2015/0228651号、第2016/0267984号及第2017/0140833号美国专利申请公开案中的任何者中展示及描述。存储器块可至少部分界定竖直堆叠存储器单元的个别字线层级中的个别字线的纵向轮廓。到这些字线的连接可发生在竖直堆叠存储器单元的阵列的末端或边缘处的所谓的“阶梯结构”中。阶梯结构包含个别“楼梯”(替代地称为“台阶”或“阶梯”)，其界定个别字线的接触区，竖向延伸导电通孔在所述接触区上接触以提供对字线的电接入。

技术实现思路

技术特征：

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：

2.根据权利要求1所述的方法，其中所述岛状物的所述组合物是导电的。

3.根据权利要求1所述的方法，其中所述岛状物的所述组合物是绝缘的。

4.根据权利要求1所述的方法，其中所述岛状物的所述组合物是半导电的。

5.根据权利要求1所述的方法，其中所述导体材料包括在金属材料正上方及直接抵靠所述金属材料的导电掺杂半导电材料，所述岛状物的底部直接抵靠所述金属材料。

6.根据权利要求5所述的方法，其中所述岛状物底部直接抵靠所述金属材料的顶部。

7.根据权利要求1所述的方法，其中所述岛状物的所述组合物包括掺杂半导电材料。

8.根据权利要求7所述的方法，其中所述掺杂半导电材料的掺杂剂是b、c、n、o、ga及金属材料中的至少一者。

9.根据权利要求7所述的方法，其中所述掺杂半导电材料的总掺杂剂浓度是0.05原子％到30.0原子％。

10.根据权利要求1所述的方法，其中所述岛状物的所述组合物包括掺杂材料，其中所述掺杂材料的掺杂剂是b、c、n、o、ga及金属材料中的至少一者。

11.根据权利要求1所述的方法，其中所述岛状物的所述组合物包括掺杂材料，其中所述掺杂材料的总掺杂剂浓度是0.05原子％到30.0原子％。

12.根据权利要求11所述的方法，其中所述掺杂材料的总掺杂剂浓度是0.5原子％到10.0原子％。

13.根据权利要求1所述的方法，其中所述沟道材料串构造个别地具有底部，所述底部直接抵靠在其下方的所述岛状物的顶部。

14.根据权利要求1所述的方法，其中所述沟道材料串构造个别地具有底部，所述底部全部直接抵靠在其下方的所述岛状物。

15.根据权利要求14所述的方法，其中所述沟道材料串构造的所述底部直接抵靠所述岛状物的顶部。

16.根据权利要求1所述的方法，其包括通过离子植入形成所述岛状物。

17.根据权利要求1所述的方法，其包括通过气相扩散形成所述岛状物。

18.根据权利要求1所述的方法，其包括通过等离子体增强掺杂形成所述岛状物。

19.根据权利要求1所述的方法，其中所述导体材料包括导电掺杂半导电材料；所述岛状物通过离子植入、气相扩散及等离子体增强掺杂中的一者形成。

20.根据权利要求20所述的方法，其中所述导电掺杂半导电材料包括磷掺杂硅，且离子植入、气相扩散及等离子体增强掺杂中的所述一者是运用b。

21.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：

22.根据权利要求21所述的方法，其中所述牺牲支柱形成为向上延伸到所述下部中。

23.根据权利要求21所述的方法，其中所述导体材料包括在金属材料正上方及直接抵靠所述金属材料的导电掺杂半导电材料，所述岛状物的底部直接抵靠所述金属材料。

24.根据权利要求23所述的方法，其中所述岛状物底部直接抵靠所述金属材料的顶部。

25.根据权利要求21所述的方法，其中所述岛状物的所述组合物包括掺杂半导电材料。

26.根据权利要求25所述的方法，其中所述掺杂半导电材料的掺杂剂是b、c、n、o、ga及金属材料中的至少一者。

27.根据权利要求21所述的方法，其中所述沟道材料串构造个别地具有底部，所述底部直接抵靠在其下方的所述岛状物的顶部。

28.根据权利要求21所述的方法，其中所述沟道材料串构造个别地具有底部，所述底部全部直接抵靠在其下方的所述岛状物。

29.根据权利要求28所述的方法，其中所述沟道材料串构造的所述底部直接抵靠所述岛状物的顶部。

30.根据权利要求21所述的方法，其中所述导体材料包括导电磷掺杂的半导电材料；所述岛状物通过所述导电磷掺杂的半导电材料运用b的离子植入、气相扩散及等离子体增强掺杂中的一者形成。

31.一种包括存储器单元串的存储器阵列，其包括：

32.根据权利要求31所述的存储器阵列，其中所述沟道材料串构造的所述底部直接抵靠所述岛状物的顶部。

33.根据权利要求31所述的存储器阵列，其中所述导体材料包括在金属材料正上方及直接抵靠所述金属材料的导电掺杂半导电材料，所述岛状物的底部直接抵靠所述金属材料。

34.根据权利要求33所述的存储器阵列，其中所述岛状物底部直接抵靠所述金属材料的顶部。

35.根据权利要求31所述的存储器阵列，其中所述沟道材料串构造的所述底部中的个别者全部直接抵靠在其下方的所述岛状物。

36.根据权利要求35所述的存储器阵列，其中所述沟道材料串构造的所述底部直接抵靠所述岛状物的顶部。

37.根据权利要求31所述的存储器阵列，其中所述岛状物的所述组合物包括掺杂半导电材料。

38.根据权利要求37所述的存储器阵列，其中所述掺杂半导电材料的掺杂剂是b、c、n、o、ga及金属材料中的至少一者。

39.根据权利要求31所述的存储器阵列，其中所述导体材料包括导电磷掺杂的半导电材料；所述岛状物通过所述导电磷掺杂的半导电材料运用b的离子植入、气相扩散及等离子体增强掺杂中的一者形成。

40.根据权利要求31所述的方法，其中所述岛状物的所述组合物包括掺杂材料，其中所述掺杂材料的掺杂剂是b、c、n、o、ga及金属材料中的至少一者。

41.根据权利要求31所述的方法，其中所述岛状物的所述组合物包括掺杂材料，所述掺杂材料的总掺杂剂浓度是0.05原子％到30.0原子％。

技术总结
本发明公开一种包括存储器单元串的存储器阵列，其包括个别地包括竖直堆叠的横向间隔的存储器块，所述竖直堆叠包括在导体层级上方的交替的绝缘层级及导电层级。存储器单元串包括延伸穿过所述绝缘层级及所述导电层级而到所述导体层级中的沟道材料串构造。所述沟道材料串构造的沟道材料直接电耦合到所述导体层级的导体材料。所述导体层级包括岛状物，所述岛状物包括具有不同于包围所述岛状物中的个别者的所述导体层级的所述导体材料的组合物的组合物的材料。所述岛状物直接抵靠所述沟道材料串构造的底部。中介材料横向介于所述存储器块中的横向紧邻者之间且纵向沿着所述存储器块中的横向紧邻者。本发明公开包含方法的其它方面。

技术研发人员：J·D·霍普金斯,J·D·格林利
受保护的技术使用者：美光科技公司
技术研发日：
技术公布日：2024/4/7