半导体结构的形成方法及存储结构与流程

本公开涉及半导体，涉及但不限于一种半导体结构的形成方法及存储结构。

背景技术：

1、随着动态随机存取存储器(dynamic random access memory，dram，dram)工艺节点的不断缩小，高深宽比的电容管的制备尤其重要。

2、相关技术中的电容管的形成过程中，通常需要去除掩膜层、以及位于掩膜层中的电极材料层，然而，相关技术中在去除掩膜层和位于掩膜层中的电极材料层时，会损伤到电容管顶部的支撑层，从而导致电容管的整体高度变低，进而影响动态随机存取存储器的存储容量。另外，电容管顶部的支撑层的损失，还会使得形成的电容管不稳定，从而导致动态随机存取存储器的稳定性和可靠性降低。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构的形成方法及存储结构。

2、第一方面，本公开实施例提供一种半导体结构的形成方法，包括：

3、提供基底；所述基底包括衬底、以及依次形成于所述衬底表面的叠层结构和保护层；所述叠层结构和所述保护层内均具有多个第一初始电极层；所述多个第一初始电极层在平行于所述衬底的第一方向与第二方向上均间隔排布，所述第一方向与所述第二方向交叉；

4、去除位于所述保护层内的所述第一初始电极层，形成第一电极层；

5、去除所述保护层。

6、在一些实施例中，所述叠层结构至少包括顶部支撑层；所述保护层位于所述顶部支撑层的表面；

7、在去除所述保护层的过程中，所述保护层与所述顶部支撑层之间的刻蚀选择比大于所述第一电极层与所述顶部支撑层之间的刻蚀选择比。

8、在一些实施例中，所述提供基底，包括：

9、提供衬底；

10、在所述衬底表面形成所述叠层结构和掩膜层；所述叠层结构和所述掩膜层均包括多个对应的通孔；

11、在所述通孔中形成所述第一初始电极层；

12、去除所述掩膜层，暴露出位于所述掩膜层中的所述第一初始电极层；

13、在暴露出的所述第一初始电极层之间、以及所述叠层结构的表面形成所述保护层。

14、在一些实施例中，所述衬底包括阵列区域和外围区域；所述通孔位于所述阵列区域；位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的掩膜层的高度。

15、在一些实施例中，在所述通孔中形成所述第一初始电极层，包括：

16、在所述通孔中、以及所述掩膜层的表面形成电极材料层；

17、采用湿法刻蚀技术，刻蚀所述电极材料层，暴露出所述掩膜层，形成所述第一初始电极层。

18、在一些实施例中，位于所述阵列区域的所述电极材料层的高度小于位于所述外围区域的电极材料层的高度。

19、在一些实施例中，所述第一初始电极层的高度相等。

20、在一些实施例中，在去除所述掩膜层的过程中，所述掩膜层与所述叠层结构之间的刻蚀选择比大于所述第一初始电极层与所述叠层结构之间的刻蚀选择比。

21、在一些实施例中，在暴露出的所述第一初始电极层之间、以及所述叠层结构的表面形成所述保护层，包括：

22、在所述叠层结构和所述第一初始电极层的表面，形成覆盖所述第一初始电极层的初始保护层；

23、刻蚀所述初始保护层，直至暴露出所述第一初始电极层，形成所述保护层。

24、在一些实施例中，在所述衬底表面形成所述叠层结构，包括：

25、在所述衬底表面形成初始叠层结构；

26、在所述初始叠层结构的表面形成具有初始图案的所述掩膜层；

27、通过所述掩膜层刻蚀所述初始叠层结构，以将所述初始图案转移至所述初始叠层结构中，形成所述叠层结构。

28、在一些实施例中，在所述初始叠层结构的表面形成具有初始图案的掩膜层，包括：

29、在所述初始叠层结构的表面依次形成初始掩膜层、第一图案层和第二图案层；其中，所述第一图案层包括沿第一方向间隔排布、且沿第二方向延伸的多个第一侧墙层；所述第二图案层包括沿所述第一方向间隔排布、且沿第三方向延伸的多个第二侧墙层；所述第一方向、所述第二方向与所述第三方向为所述衬底所在平面内的任意三个方向；

30、将所述第二侧墙层与所述第一侧墙层界定的所述初始图案转移至所述初始掩膜层中，形成所述掩膜层。

31、在一些实施例中，所述方法还包括：

32、处理所述叠层结构，暴露出所述第一电极层；

33、在暴露出的所述第一电极层的表面依次形成电介质层和第二电极层，以形成电容结构；其中，间隔设置的多个所述第一电极层表面的所述电介质层相互连接、且所述电介质层表面的所述第二电极层相互连接。

34、在一些实施例中，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和所述顶部支撑层；所述处理所述叠层结构，暴露出所述第一电极层，包括：

35、刻蚀所述顶部支撑层，形成第一开口；

36、通过所述第一开口，去除所述顶部牺牲层，暴露出部分所述中间支撑层；

37、刻蚀暴露出的所述中间支撑层，形成第二开口；

38、通过所述第二开口，去除所述底部牺牲层，以暴露出所述第一电极层。

39、第二方面，本公开实施例提供一种存储结构，包括：

40、衬底；

41、位于所述衬底上的多个存储单元，所述存储单元包括晶体管，所述晶体管包括掺杂区；

42、位于所述晶体管的上方的所述叠层结构；所述叠层结构内具有多个第一电极层；所述多个第一电极层在平行于所述衬底的第一方向与第二方向上均间隔排布，所述第一方向与所述第二方向交叉；所述第一电极层连接所述存储单元的所述掺杂区。

43、在一些实施例中，不同的所述第一电极层对应连接不同所述存储单元的所述掺杂区。

44、本公开实施例提供的半导体结构的形成方法及存储结构，其中，半导体结构的形成方法包括：在衬底表面的叠层结构和保护层内形成第一初始电极层，先去除位于保护层内的第一初始电极层，形成第一电极层，然后再去除保护层。由于叠层结构的顶部形成有保护层，因此，在去除叠层结构顶部的第一初始电极层的过程中，可以采用保护层保护叠层结构的顶部不受损伤，叠层结构的顶部不受损伤则电容支撑力不会减小，电容结构不易弯折或坍塌，后续形成电容时不会产生漏电短路等问题；此外叠层结构的顶部不受损伤则第一电极层的高度不会减小，后续形成电容时电容容量不会减小，从而可以提高半导体结构的容量和制程稳定性。

技术特征：

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述叠层结构至少包括顶部支撑层；所述保护层位于所述顶部支撑层的表面；

3.根据权利要求2所述的方法，其特征在于，所述提供基底，包括：

4.根据权利要求3所述的方法，其特征在于，所述衬底包括阵列区域和外围区域；所述通孔位于所述阵列区域；位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的掩膜层的高度。

5.根据权利要求4所述的方法，其特征在于，在所述通孔中形成所述第一初始电极层，包括：

6.根据权利要求5所述的方法，其特征在于，位于所述阵列区域的所述电极材料层的高度小于位于所述外围区域的电极材料层的高度。

7.根据权利要求5所述的方法，其特征在于，所述第一初始电极层的高度相等。

8.根据权利要求3所述的方法，其特征在于，在去除所述掩膜层的过程中，所述掩膜层与所述叠层结构之间的刻蚀选择比大于所述第一初始电极层与所述叠层结构之间的刻蚀选择比。

9.根据权利要求3所述的方法，其特征在于，在暴露出的所述第一初始电极层之间、以及所述叠层结构的表面形成所述保护层，包括：

10.根据权利要求3所述的方法，其特征在于，在所述衬底表面形成所述叠层结构，包括：

11.根据权利要求10所述的方法，其特征在于，在所述初始叠层结构的表面形成具有初始图案的掩膜层，包括：

12.根据权利要求1至11任一项所述的方法，其特征在于，所述方法还包括：

13.根据权利要求12所述的方法，其特征在于，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和所述顶部支撑层；所述处理所述叠层结构，暴露出所述第一电极层，包括：

14.一种存储结构，其特征在于，包括：

15.根据权利要求14所述的存储结构，其特征在于，不同的所述第一电极层对应连接不同所述存储单元的所述掺杂区。

技术总结
本公开实施例提供一种半导体结构的形成方法及存储结构，其中，方法包括：提供基底；所述基底包括衬底、以及依次形成于所述衬底表面的叠层结构和保护层；所述叠层结构和所述保护层内均具有多个第一初始电极层；所述多个第一初始电极层在平行于所述衬底的第一方向与第二方向上均间隔排布，所述第一方向与所述第二方向交叉；去除位于所述保护层内的所述第一初始电极层，形成第一电极层；去除所述保护层。由于叠层结构的顶部形成有保护层，因此，在去除叠层结构顶部的第一初始电极层的过程中，保护层可以保护叠层结构的顶部不受损伤，从而可以提高半导体结构的容量和制程稳定性。

技术研发人员：宛强,问明亮,夏军,刘洋浩,刘涛
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/7/15