一种半导体结构及其制作方法与流程

本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术：

1、存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamicrandomaccess memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

2、每个存储单元通常包括电容器和晶体管，晶体管的漏极与位线相连、源极与电容器相连，电容器包括电容接触结构和电容，存储单元的字线能够控制晶体管的沟道区的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

3、目前有必要提高半导体结构的可靠性。

技术实现思路

1、本公开实施例提供一种半导体结构及其制作方法，至少可以提高半导体结构的可靠性。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：衬底，所述衬底包括相互间隔排布的有源区；埋入式字线结构，所述埋入式字线结构位于所述衬底内，且所述埋入式字线结构沿第一方向延伸，所述埋入式字线结构包括字线导电层；位线接触结构，所述位线接触结构位于所述有源区内，且至少部分所述位线接触结构的底面与所述字线导电层的顶面齐平，或者至少部分所述位线接触结构的底面低于所述字线导电层的顶面；埋入式位线结构，所述埋入式位线结构位于所述衬底内，所述埋入式位线结构沿第二方向延伸，所述埋入式位线结构位于所述位线接触结构的顶面。

3、在一些实施例中，沿所述第二方向上，所述位线接触结构在所述衬底表面的正投影与所述埋入式字线结构在所述衬底表面的正投影间隔。

4、在一些实施例中，所述位线接触结构沿所述第一方向贯穿所述有源区。

5、在一些实施例中，沿所述第二方向上，所述位线接触结构在所述衬底表面的正投影与所述埋入式字线结构在所述衬底表面的正投影之间的间距范围为2nm-10nm。

6、在一些实施例中，所述位线接触结构包括沿竖直方向叠置的第一接触部和第二接触部，所述第一接触部沿所述第二方向贯穿所述有源区，所述第一接触部的底面高于所述字线导电层的顶面；所述第二接触部位于所述第一接触部的下方，且所述第二接触部在所述衬底表面的正投影位于相邻所述埋入式字线结构在所述衬底表面的正投影之间，所述第二接触部的底面低于所述字线导电层的顶面。

7、在一些实施例中，所述第一接触部的底面与所述第二接触部的底面之间的高度差范围为5-15nm。

8、在一些实施例中，所述埋入式字线结构还包括字线隔离层，所述字线隔离层覆盖所述字线导电层的顶面，所述第一接触部与所述字线隔离层接触。

9、在一些实施例中，所述埋入式位线结构包括：位线导电层和位线隔离结构，所述位线隔离结构覆盖所述位线导电层的侧壁及顶面。

10、在一些实施例中，所述位线隔离结构位于所述位线接触结构的顶面。

11、在一些实施例中，所述位线隔离结构还覆盖所述位线接触结构的侧壁。

12、在一些实施例中，所述位线隔离结构中具有空气间隙，所述空气间隙至少位于所述有源区与所述埋入式位线结构之间。

13、在一些实施例中，还包括：着陆垫，所述着陆垫位于所述有源区的顶面；电容结构，所述电容结构位于所述着陆垫的顶面。

14、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制作方法，包括：提供衬底，所述衬底包括相互间隔排布的有源区；形成埋入式字线结构，所述埋入式字线结构位于所述衬底内，且所述埋入式字线结构沿第一方向延伸，所述埋入式字线结构包括字线导电层；形成位线接触结构，所述位线接触结构位于所述有源区内，且至少部分所述位线接触结构的底面与所述字线导电层的顶面齐平，或者至少部分所述位线接触结构的底面低于所述字线导电层的顶面；形成埋入式位线结构，所述埋入式位线结构位于所述衬底内，所述埋入式位线结构沿第二方向延伸，所述埋入式位线结构位于所述位线接触结构的顶面。

15、在一些实施例中，形成所述位线接触结构的方法包括：刻蚀所述有源区以形成第一沟槽，所述第一沟槽沿所述第二方向贯穿所述有源区；沿所述第一沟槽继续刻蚀所述有源区以形成第二沟槽，所述第二沟槽位于相邻所述埋入式字线结构之间，且沿所述第二方向上，所述第二沟槽在所述衬底表面的正投影与所述埋入式字线结构在所述衬底表面的正投影间隔；填充导电材料以形成所述位线接触结构，所述位线接触结构填充满所述第二沟槽。

16、在一些实施例中，所述填充导电材料以形成所述位线接触结构的过程中，还包括：向所述第一沟槽内填充导电材料以形成位于所述第一沟槽底部的位线接触结构。

17、在一些实施例中，形成所述第二沟槽的方法包括：沿所述第一沟槽继续刻蚀所述有源区，以形成第二初始沟槽，所述第二初始沟槽在所述衬底表面的正投影位于所述第一沟槽在所述衬底表面的正投影内；沿所述第一方向刻蚀所述第二初始沟槽暴露的所述有源区的侧壁，以形成沿所述第一方向贯穿所述有源区的第二沟槽。

18、在一些实施例中，形成所述位线接触结构之后还包括：形成位线侧墙结构，所述位线侧墙结构位于所述位线接触结构的顶面，且所述位线隔离结构覆盖所述第一沟槽的侧壁；形成位线导电层，所述位线导电层位于所述第一沟槽内，且与所述位线侧墙结构接触；形成位线盖层，所述位线盖层位于所述埋入式位线结构的顶面，且填充满所述第一沟槽，所述位线盖层与所述位线侧墙结构构成所述位线隔离结构。

19、在一些实施例中，形成所述位线接触结构之前还包括：形成位线侧墙结构，所述位线侧墙结构位于所述第一沟槽及所述第二沟槽的侧壁；形成位线接触结构，所述位线接触结构位于所述衬底的表面；形成所述位线接触结构之后还包括：形成位线导电层，所述位线导电层位于位线接触结构的顶面；形成位线盖层，所述位线盖层位于所述位线导电层的顶面，且填充满所述第一沟槽，所述位线盖层与所述位线侧墙结构构成所述位线隔离结构。

20、本公开实施例提供的技术方案至少具有以下优点：通过位于衬底内的埋入式字线结构可以增加半导体结构的集成度，通过设置位线接触结构位于有源区内，且通过控制至少部分位线接触结构的底面与字线导电层的顶面齐平或者控制至少部分位线接触结构的底面低于字线导电层的顶面，从而在增加半导体结构的集成度的同时可以增加位线接触结构与有源区的接触面积，提高有源区与位线接触结构之间连接的可靠性，且还可以降低位线接触结构与有源区之间接触电阻，通过设置埋入式位线结构位于衬底内，且位于位线接触结构的顶面，同样可以增加半导体结构的集成度。

技术特征：

1.一种半导体结构，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，沿所述第二方向上，所述位线接触结构在所述衬底表面的正投影与所述埋入式字线结构在所述衬底表面的正投影间隔。

3.根据权利要求1或2所述的半导体结构，其特征在于，所述位线接触结构沿所述第一方向贯穿所述有源区。

4.根据权利要求2所述的半导体结构，其特征在于，沿所述第二方向上，所述位线接触结构在所述衬底表面的正投影与所述埋入式字线结构在所述衬底表面的正投影之间的间距范围为2nm-10nm。

5.根据权利要求1所述的半导体结构，其特征在于，所述位线接触结构包括沿竖直方向叠置的第一接触部和第二接触部，

6.根据权利要求5所述的半导体结构，其特征在于，所述第一接触部的底面与所述第二接触部的底面之间的高度差范围为5-15nm。

7.根据权利要求5所述的半导体结构，其特征在于，所述埋入式字线结构还包括字线隔离层，所述字线隔离层覆盖所述字线导电层的顶面，所述第一接触部与所述字线隔离层接触。

8.根据权利要求1所述的半导体结构，其特征在于，所述埋入式位线结构包括：位线导电层和位线隔离结构，所述位线隔离结构覆盖所述位线导电层的侧壁及顶面。

9.根据权利要求8所述的半导体结构，其特征在于，所述位线隔离结构位于所述位线接触结构的顶面。

10.根据权利要求8所述的半导体结构，其特征在于，所述位线隔离结构还覆盖所述位线接触结构的侧壁。

11.根据权利要求8所述的半导体结构，其特征在于，所述位线隔离结构中具有空气间隙，所述空气间隙至少位于所述有源区与所述埋入式位线结构之间。

12.根据权利要求1所述的半导体结构，其特征在于，还包括：

13.一种半导体结构的制作方法，其特征在于，包括：

14.根据权利要求13所述的半导体结构的制作方法，其特征在于，形成所述位线接触结构的方法包括：

15.根据权利要求14所述的半导体结构的制作方法，其特征在于，所述填充导电材料以形成所述位线接触结构的过程中，还包括：

16.根据权利要求14所述的半导体结构的制作方法，其特征在于，形成所述第二沟槽的方法包括：

17.根据权利要求14或15所述的半导体结构的制作方法，其特征在于，形成所述位线接触结构之后还包括：

18.根据权利要求14或15所述的半导体结构的制作方法，其特征在于，形成所述位线接触结构之前还包括：形成位线侧墙结构，所述位线侧墙结构位于所述第一沟槽及所述第二沟槽的侧壁；

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法，其中，半导体结构包括：衬底，衬底包括相互间隔排布的有源区；埋入式字线结构，埋入式字线结构位于衬底内，且埋入式字线结构沿第一方向延伸，埋入式字线结构包括字线导电层；位线接触结构，位线接触结构位于有源区内，且至少部分位线接触结构的底面与字线导电层的顶面齐平，或者至少部分位线接触结构的底面低于字线导电层的顶面；埋入式位线结构，埋入式位线结构位于衬底内，埋入式位线结构沿第二方向延伸，埋入式位线结构位于位线接触结构的顶面。至少可以提高半导体结构的可靠性。

技术研发人员：大石晃久,金春花
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/11