存储器及其访问方法、电子设备与流程

本申请涉及存储器领域，具体而言，本申请涉及一种存储器及其访问方法、电子设备。

背景技术：

1、传统的动态随机存取存储器(dram)的常规存储单元由一个晶体管和一个电容器组成。由于跨通道泄漏，存储的数据需要频繁刷新，从而显著增加了功耗。2t0c因无电容器备受关注。

技术实现思路

1、本申请提出一种存储器及其访问方法、电子设备。

2、第一方面，本申请实施例提供了一种存储器，包括:多个存储单元；

3、存储单元包括第一晶体管和第二晶体管；第一晶体管被配置为读晶体管，第二晶体管被配置为写晶体管；第一晶体管和第二晶体管沿平行于衬底的方向依次分布；

4、第一晶体管包括第一栅极、第一半导体层、第一电极、第二电极和背栅极，第二晶体管包括第二栅极、第二半导体层、第三电极和第四电极；

5、第一栅极沿平行于衬底的方向延伸，第一半导体层环绕第一栅极且与第一栅极绝缘；第二栅极沿垂直于衬底的方向延伸，第二半导体层环绕第二栅极且与第二栅极绝缘；

6、第一栅极与第二半导体层连接，第一栅极与第三电极连接，使得第一晶体管和第二晶体管连接；

7、第一半导体层与第二半导体层连接，第二栅极复用为第一晶体管的背栅极。

8、在一种可能的实现方式中，第一晶体管和第二晶体管均为n型晶体管。

9、在一种可能的实现方式中，第一晶体管还包括第一栅介电层，第二晶体管还包括第二栅介电层；

10、第一栅介电层设置在第一栅极与第一半导体层之间，且环绕第一栅极；第一栅介电层与第二半导体层连接；

11、第二栅介电层设置在第二栅极与第二半导体层之间，且环绕第二栅极；

12、第一栅极介电层的介电常数k值小于第二栅极介电层的介电常数k值。

13、在一种可能的实现方式中，第一栅介电层的介电常数k值小于7，第二栅介电层的介电常数k值大于7。

14、在一种可能的实现方式中，在垂直于衬底的平面上，第一栅极的正投影与第二栅极的正投影存在交叠区域。

15、在一种可能的实现方式中，第一电极和第二电极，均与第一半导体层连接；

16、第四电极与第二半导体层连接；

17、在垂直于衬底的截面上，第一电极、第二电极和第一栅极均位于第二栅极的第一侧，第四电极位于第二栅极的第二侧，第一侧和第二侧为相对的两侧。

18、第二方面，本申请实施例提供了一种存储器的访问方法，存储器还包括读位线、读字线、写位线和写字线；多个存储单元呈阵列分布；第一晶体管的第一电极与读位线连接，第一晶体管的第二电极与读字线连接，第一晶体管的第一栅极与第二晶体管的第三电极连接，第二晶体管的第四电极与写位线连接，第二晶体管的第二栅极与写字线连接；第二栅极复用为第一晶体管的背栅极；

19、访问方法包括：

20、读操作阶段：向待要访问的一行或多行存储单元连接的写字线施加第一电压，使得所述第一电压传输到第一晶体管的背栅极，使得待要访问的一行或多行存储单元的第一晶体管的阈值电压为第一阈值电压，使得待要访问的一行或多行存储单元的第一晶体管的第一栅极的存储信号为0时处于关断状态，在存储信号为1时处于导通状态；

21、以及向无需访问的其他行存储单元的写字线施加第二电压，使得所述第二电压传输到第一晶体管的背栅极，使得无需访问的其他行的存储单元的第一晶体管的阈值电压为第二阈值电压，使得无需访问的其他行的存储单元的第一晶体管的第一栅极的存储信号为0或1时均处于关断状态。

22、第二阈值电压大于第一阈值电压。

23、在一种可能的实现方式中，还包括：

24、写入操作：向待要写入的一行或多行存储单元连接的写字线施加开启电压，使得待要写入的一行或多行存储单元的第二晶体管导通，通过写位线将存储信号写入待要写入的一行或多行存储单元的第一晶体管的第一栅极。

25、在一种可能的实现方式中，还包括：

26、写入操作结束后，向所有行的各存储单元的写字线施加关闭电压，使得各第二晶体管关闭且此时该第一晶体管的阈值电压为第三阈值电压；

27、第三阈值电压大于第一阈值电压，小于第二阈值电压。

28、第三方面，本申请实施例提供了一种存储器，包括：

29、读晶体管和写晶体管；

30、其中，读晶体管包括第一栅极和背栅，第一栅极沿着水平方向延伸，第一栅极包括侧壁和两个端部，至少一个端部和侧壁被一个连续的第一半导体层包裹且第一半导体层与第一栅极通过第一栅介电层绝缘；

31、写晶体管包括第二栅极，第二栅极沿着垂直方向延伸，第二栅极具有侧壁，第二栅极的侧壁四周环绕有第二半导体层，第一栅极的其中一个被第一半导体层包裹的端部对应区域的第一半导体层为第二半导体层的一部分；第二栅极同时作为读晶体管的背栅极。

32、第四方面，本申请实施例提供了一种存储器，包括：

33、读晶体管和写晶体管，所述读晶体管包括第一栅极和背栅极，所述写晶体管包括第二栅极；

34、所述第一栅极和所述第二栅极的延伸方向相垂直；

35、所述第一栅极外侧壁环绕有第一半导体层，所述第二栅极的外侧壁环绕有第二半导体层；所述第一半导体层和第二半导体层连接；

36、所述第一栅极与所述第二半导体层连接；

37、所述第二栅极复用为所述背栅极。

38、第五方面，本申请实施例提供了一种存储单元电路，包括：

39、读晶体管和写晶体管，所述读晶体管包括第一栅极和背栅极，所述写晶体管包括第二栅极；

40、所述读晶体管的所述背栅极与所述第二栅极连接。

41、第六方面，本申请实施例提供了一种电子设备，包括上述任一提供的存储器，或存储单元电路。

42、本申请实施例提供的技术方案，至少具有如下有益效果：

43、本申请实施例提供的存储器，通过将写晶体管的栅极兼做成读晶体管的背栅极，无需将读晶体管做成双栅结构，既能够减少工艺难度，又能够使其广泛应用，而且，在读操作时，通过向无需访问的存储单元的写晶体管的栅极施加第二电压，即向读晶体管的背栅极施加第二电压，以调节读晶体管的阈值电压，使得无需访问的存储单元的读晶体管关断，能够将数据可靠的读出，同时能够避免或者有效降低串扰。

44、本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

技术特征：

1.一种存储器，其特征在于，包括:多个存储单元；

2.根据权利要求1所述的存储器，其特征在于，

3.根据权利要求1所述的存储器，其特征在于，所述第一晶体管还包括第一栅介电层，所述第二晶体管还包括第二栅介电层；

4.根据权利要求3所述的存储器，其特征在于，

5.根据权利要求1所述的存储器，其特征在于，

6.根据权利要求1所述的存储器，其特征在于，

7.一种如权利要求1至6任一所述的存储器的访问方法，其特征在于，所述存储器还包括：多条读位线、多条读字线、多条写位线和多条写字线；多个存储单元呈阵列分布；所述第一晶体管的第一电极与所述读位线连接，所述第一晶体管的第二电极与所述读字线连接，所述第一晶体管的第一栅极与所述第二晶体管的第三电极连接，所述第二晶体管的第四电极与所述写位线连接，所述第二晶体管的第二栅极与所述写字线连接；所述第二栅极复用为所述第一晶体管的背栅极；

8.根据权利要求7所述的存储器的访问方法，其特征在于，还包括：

9.根据权利要求8所述的存储器的访问方法，其特征在于，还包括：

10.一种存储器，其特征在于，包括：

11.一种存储器，其特征在于，包括：

12.一种存储单元电路，其特征在于，包括：

13.一种电子设备，其特征在于，包括如权利要求1至6任一所述的存储器，或包括如权利要求10至11任一所述的存储器，或包括如权利要求12所述的存储单元电路。

技术总结
本申请提供了一种存储器及其访问方法、电子设备，该存储器包括多个存储单元，存储单元包括第一晶体管和第二晶体管；第一晶体管被配置为读晶体管，第二晶体管被配置为写晶体管；第一晶体管和第二晶体管沿平行于衬底的方向依次分布；第一晶体管包括第一栅极、第一半导体层、第一电极和第二电极，第二晶体管包括第二栅极、第二半导体层、第三电极和第四电极；第一半导体层与第二半导体层连接，第二栅极复用第一晶体管的背栅极，使得在读操作时，向无需访问的存储单元的第二晶体管的第二栅极施加第二电压，以调节第一晶体管的阈值电压，使得无需访问的存储单元的第一晶体管关断。采用本申请，能够将数据可靠的读出，同时能够避免或者有效降低串扰。

技术研发人员：梁静,戴瑾,余泳,康卜文
受保护的技术使用者：北京超弦存储器研究院
技术研发日：
技术公布日：2024/1/13