一种多通道SARADC的电容阵列

本发明属于模拟数字转换器，涉及一种多通道sar adc的电容阵列。

背景技术：

1、模数转换器(analog-to-digital converter，adc)可以将自然界中的连续模拟信号转换为数字域的离散数字信号，是现实世界与电子产品的信息交互的接口，在芯片中发挥着重要的作用。其中，sar adc(successive approximation register adc)以其高精度、结构简单和低功耗等特性，被广泛应用在诸多领域。

2、sar adc的架构主要有电阻型、电容型和电阻电容混合型。其中，电容型sar adc如图1所示，主要包括采样保持电路、dac阵列、逐次逼近逻辑和比较器。采样保持电路在采样阶段对模拟输入电压采样，接着dac阵列和比较器在逐次逼近逻辑的控制下对输入信号进行量化和转换，其工作原理的核心思想是二分法：dac在第n次比较前的输出电压都会根据上一次的比较结果变化实现对输入电压的逐次逼近，并最终完成模数转换。

3、对于多通道转换的结构，通常是利用多个采样电容对各个通道上的模拟输入电压进行采样保持，然后通过多路选择开关依次选通各路通道进行模数转换。其中为了保证能转移足够的电荷量到变换部分，一种方法是采用有源驱动电荷平衡的开关结构将采样电容上的电荷全转移到变换部分，另一种方法是采用较大的采样电容。由于采样电容需要跟变换部分的总电容相接近，即使不考虑有源方案，预期占用的面积也很大。

技术实现思路

1、为克服现有技术中的问题，本发明提供了一种多通道sar adc的电容阵列，利用dac的最高位权电容充当多个通道中的采样保持电容，通过开关动作使各个通道的采样电容和转换电容配合依次实现模数转换，可有效减小电容总面积。

2、一种多通道sar adc的电容阵列，所述电容阵列包括k个最高位电容 cm(1)～cm(k)、n-1个低位电容cl1～cl(n-1)、采样保持电路、控制开关和比较器，其中，k表示通道的数量，n表示adc的位数，所述最高位电容参与采样和电荷重分配的过程，所述低位电容不参与采样过程；

3、所述采样保持电路采用栅压自举采样开关，用于配合对输入信号的采样和电荷保持；

4、所述控制开关由mos管组成，用于控制其对应的每一位电容极板的接入电平或信号；

5、所述比较器用于比较电容阵列的输出值与共模电压的大小，并输出比较结果，其中，vref为基准电压值；

6、所述开关切换方式在采样阶段利用开关控制k个最高位电容cm(1)～cm(k)对相应通道上的输入电压vin(1)～vun(k)进行同步采样，完成后进入保持阶段，之后通过开关动作把最高位电容cm(1)～cm(k)逐个与比较器和低位电容阵列相连接进行电荷重分配，最终依次得到对应通道上输入信号的转换结果。

7、优选地，所述电容阵列中的第n位电容值都等同于第n-1位电容值的2倍，2<n<n；

8、优选地，所述最高位电容cm(1)＝cm(2)＝…＝cm(k)＝2n-1cu，上极板由开关sm选择连至vcm电位或者比较器的反相输入端，下极板由开关ss决定连至vcm电位或对应的输入信号vin(l)。

9、优选地，所述低位电容cl(i)＝2i-1cu，其中i＝1,2,…,n-1，每一位电容的上极板都连接在一起由开关sl控制是否接入比较器反相输入端，每一位电容的下极板由对应位上的控制开关si决定连接到vcm或vref或接地。

10、优选地，比较器的正相输入端恒定接入vcm电位。

11、所述多通道sar adc的电容阵列开关切换的步骤如下：

12、1)采样阶段

13、k个最高位电容的上极板通过开关sm均接至共模电压vcm，下极板通过开关ss分别接到对应的输入电压vin(k)；低位电容cl1～cl(n-1)的上极板通过开关sl控制接到共模电压vcm，下极板通过开关si均接到共模电压vcm，比较器的正相输入端接vcm；

14、2)保持阶段

15、所有通道的最高位电容cm(1)～cm(k(的上极板断开，下极板通过开关ss接至vcm电位；

16、3)电荷重分配阶段

17、依次对第1～k通道上的最高位电容的电荷进行重分配，首先转换第一通道上的输入信号vin(1)，具体过程如下：

18、a1.确定最高位b(n)：把最高位电容cm(1)的上极板接入比较器反相输入端，其余通道上的最高位电容cm(2)～cm(k)所连接的开关无动作，低位电容cl1～cl(n-1)的上极板通过控制开关sl接到比较器的反相输入端，下极板保持连接到共模电压vcm，此时比较器正相输入端与vcm电位相连，可直接从比较器输出端得到第一位转换结果b(n)；

19、a2.确定次高位b(n-1)：若b(n)＝1，则把次高位电容cl(n-1)的下极板通过开关sn-1接地gnd；若b(n)＝0，则把次高位电容cl(n-1)的下极板通过开关sn-1接基准电压vref，开关sn-1动作且电荷重分配完毕后，比较器输出第二位的转换结果b(n-1)；

20、a3.确定第j位转换结果b(n+1-j)，3≤j≤n：若b(n+2-j)＝1，则把第j位电容cl(n+1-j)的下极板通过开关sn+1-j接地gnd；若b(n+2-j)＝0，则把第j位电容cl(n+1-j)的下极板通过开关sn+1-j接基准电压vref，开关sn+1-j动作且电荷重分配完毕后，比较器输出第j位的转换结果b(n+1-j)；

21、当所有电容都完成电荷重分配后，获得n位二进制码b[n:1]，第一通道上的模数转换完成；接下来把低位电容复位，把第二通道的最高位电容cm(2)接入比较器，重复步骤a1～a3，得到第二通道输入信号vin(2)的转换结果；依次类推，重复k次步骤a1～a3后，最终得到k个通道的转换结果。

22、基于上述技术方案，本发明具有以下有益效果：

23、1.本发明将dac阵列中的最高位电容cm用于采样，则k个通道的采样电容为k*cm，变换部分的总电容与最高位电容相等，即变换部分总电容为cm，则本发明中所需总电容为(k+1)*cm；若采样电容是独立的，则一般而言，采样电容须等同于变换部分总电容，两者皆为2cm，进而k个通道的总电容为(2k+2)*cm；故相比于独立的采样电容方案，本发明能够大大减少所使用的电容个数，进而减小了版图面积。

24、2.通道数量越多，本发明所能减少使用的电容数量越多。

25、3.采样过程中，最高位电容cm所需的建立时间小于独立采样电容2cm的建立时间，故adc整体的工作频率可以更高。

技术特征：

1.一种多通道sar adc的电容阵列，其特征在于：所述电容阵列包括k个最高位电容cm(1)～cm(k)、n-1个低位电容cl1～cl(n-1)、采样保持电路、控制开关和比较器，其中，k表示通道的数量，n表示adc的位数，所述最高位电容参与采样和电荷重分配的过程，所述低位电容不参与采样过程；

2.根据权利要求1所述的多通道sar adc的电容阵列，其特征在于：所述电容阵列中的第n位电容值都等同于第n-1位电容值的2倍，2<n<n。

3.根据权利要求1所述的多通道sar adc的电容阵列，其特征在于：所述最高位电容cm(1)＝cm(2)＝…cm(k)＝2n-1cu，上极板由开关sm选择连至vcm电位或者比较器的反相输入端，下极板由开关ss决定连至vcm电位或对应的输入信号vin(k)。

4.根据权利要求1所述的多通道sar adc的电容阵列，其特征在于：所述低位电容cl(i)＝2i-1cu，其中i＝1,2,…,n-1，每一位电容的上极板都连接在一起由开关sl控制是否接入比较器反相输入端，每一位电容的下极板由对应位上的控制开关si决定连接到vcm或vref或接地。

5.根据权利要求1所述的多通道sar adc的电容阵列，其特征在于：所述比较器的正相输入端恒定接入vcm电位。

6.根据权利要求1所述的多通道sar adc的电容阵列，其特征在于，所述电容阵列开关切换的步骤如下：

技术总结
本发明公开了一种多通道SAR ADC的电容阵列，包括K个最高位电容、N‑1个低位电容、采样保持电路、控制开关和比较器，各个通道均使用等同于DAC电容阵列最高位的权电容为跟踪保持电容，在实现各通道同步采样的同时减少了电容的总容值，从而减小了版图面积。工作时，先进入同步采样阶段和保持阶段，再把其中一个通道的跟踪保持电容与比较器相连接，经过开关控制进行电荷的重分配，完成一个通道上输入信号的模数转换；对于多个通道，把相应通道上的跟踪保持电容接入比较器并经历上述转换过程后，即可得到此通道的模数转换结果。本发明适用于多通道同步采样的SAR ADC设计，可以较大程度上减小电容面积。

技术研发人员：李渠,谭磊,韩雁,陈昌彦,程志渊
受保护的技术使用者：浙江大学
技术研发日：
技术公布日：2024/1/15