一种带通滤波电路、带通滤波器和电子设备的制作方法

本发明涉及电子电路，具体涉及一种带通滤波电路、带通滤波器和电子设备。

背景技术：

1、谐振器是现有电子设备中常用的基本电子器件之一，用于滤除异频信号的干扰，衰减部分频率成分，只让指定频率成分通过，是无线频谱作为不可再生的稀缺资源应用的技术基础。谐振器设计往往使用谐振器作为基本单元，可以构成相应的拓扑并放大指定频率成分信号。目前主要分为声表面波谐振器(surface acoustics wave，以下简称saw)和体声波谐振器(bulk acoustics wave，以下简称baw)，saw往往成本低，应用于低频段，插损低抑制性好，温度敏感，也有tc-saw等进行温度补偿的设计；baw在高频表现好于saw，q值高，尺寸随频率增加而降低，温度敏感性低，但是设计成本较高。除了saw和baw之外，谐振器也有薄膜体声波谐振器(简称xbar)和固态装配谐振器(简称smr)等设计形式。

2、在现代无线通讯设备中，射频谐振器往往能够实现较高的选择性，较低的插损以及更小的尺寸，但是谐振器的带宽被压电材料的机电耦合系数所限制，导致带宽较低，例如saw/baw等谐振器的带宽往往只有百分之几。因此需要有一种能够实现更高带宽的射频谐振器的设计方法。

技术实现思路

1、有鉴于此，本发明实施例提供一种带通滤波电路、带通滤波器和电子设备，以提供一种能够实现更高带宽的滤波电路。

2、为实现上述目的，本发明实施例提供如下技术方案：

3、一种带通滤波电路，包括：

4、串联的第一滤波电路和第二滤波电路；

5、所述第一滤波电路和所述第二滤波电路均包括并联的谐振器和至少一个阻抗电路；

6、所述第一滤波电路用于在第一滤波电路中的阻抗电路的配置下，实现高通滤波，所述第二滤波电路用于在第二滤波电路中的阻抗电路的配置下，实现低通滤波，且，所述第一滤波电路和所述第二滤波电路的通带频率范围具有交集。

7、可选的，上述带通滤波电路中，所述第一滤波电路和所述第二滤波电路中的阻抗电路的等效传输线的特性阻抗和电长度不同。

8、可选的，上述带通滤波电路中，所述第一滤波电路和所述第二滤波电路中的阻抗电路的类型相同或不同。

9、可选的，上述带通滤波电路中，当所述第一滤波电路和/或所述第二滤波电路包括两个或两个以上的阻抗电路时，隶属于同一个滤波电路的、各个阻抗电路的类型相同或不同。

10、可选的，上述带通滤波电路中，所述阻抗电路包括传输线，所述传输线的第一端作为所述阻抗电路的输入端，所述传输线的第二端作为所述阻抗电路的输出端。

11、可选的，上述带通滤波电路中，所述第一滤波电路中的阻抗电路为一条与谐振器并联的传输线；所述第二滤波电路中的阻抗电路为两条与谐振器并联的传输线。

12、可选的，上述带通滤波电路中，所述传输线为同轴线、平行板、微带线、槽线、共面波导、矩形波导、原波导或脊波导。

13、可选的，上述带通滤波电路中，所述传输线包括至少两条依次串联的传输线段，至少一个第一电容；

14、所述第一电容的一端与第一公共端相连，所述第一电容的另一端接地，且每个第一电容仅与一个第一公共端相连，所述第一公共端为相邻的两条传输线段的公共端。

15、可选的，上述带通滤波电路中，所述传输线包括串联的第一传输线段和第二传输线段，以及一个第一电容；

16、所述第一电容的第一端与所述第一传输线段和所述第二传输线段的公共端相连，所述第一电容的第二端接地。

17、可选的，上述带通滤波电路中，所述传输线包括至少两条依次串联的传输线段，以及至少一个开线段；

18、所述开线段的一端与第一公共端相连，所述开线段的另一端悬空，且每个开线段仅与一个第一公共端相连，所述第一公共端为相邻的两条传输线段的公共端。

19、可选的，上述带通滤波电路中，还包括：

20、低通滤波电路，所述低通滤波电路输入端与所述第二滤波电路的输出端相连，所述低通滤波电路输出端作为所述带通滤波电路的输出端。

21、可选的，上述带通滤波电路中，还包括：

22、高通滤波电路，所述高通滤波电路输出端与所述第一滤波电路的输入端相连，所述高通滤波电路输入端作为所述带通滤波电路的输入端。

23、可选的，上述带通滤波电路中，所述至少两条依次串联的传输线段中的至少一条传输线段采用电感和第二电容等效实现；

24、采用电感和第二电容等效实现的传输线段包括：m个电感和m+1个第二电容，所述m为不小于1的正整数；

25、每个电感的两端分别连接一个第二电容。

26、可选的，上述带通滤波电路中，所述至少两条依次串联的传输线段中、未位于两个端头的传输线段采用电感和第二电容等效实现。

27、可选的，上述带通滤波电路中，所述谐振器包括：

28、至少两个并联的、导通状态可控的子谐振器支路，每条所述子滤波支路中至少包括一个子谐振器。

29、可选的，上述带通滤波电路中，所述子谐振器支路中还包括：

30、与所述子谐振器串联的控制开关。

31、可选的，上述带通滤波电路中，还包括：

32、与所述控制开关的控制端相连的偏置电路。

33、可选的，上述带通滤波电路中，所述阻抗电路，包括：

34、第一电感、第二电感、第三电感以及电容支路；

35、所述第一电感的第一端作为所述阻抗电路的第一端，所述第一电感的第二端与所述电容支路的第一端相连；

36、所述第二电感的第二端作为所述阻抗电路的第二端，所述第二电感的第一端与所述电容支路的第二端相连；

37、所述电容支路至少由两个串联的电容组成，这每两个相邻的电容的公共端通过一个所述第三电感接地。

38、可选的，上述带通滤波电路中，所述电容支路，还包括：

39、分别与所述电容支路中的每个电容一一并联的可控电容。

40、一种带通滤波器，包括：上述任意一项所述的带通滤波电路。

41、一种电子设备，包括：上述带通滤波器。

42、基于上述技术方案，本发明实施例提供的上述方案，通过第一滤波电路和所述第二滤波电路中的阻抗电路，实现带通滤波电路的通带宽度配置，通过合理的设置所述阻抗电路的参数，可以获得更宽的带通，且该带通范围不会受到机电耦合系数的限制，使得其带通范围更广，并且通过选择较低的机电耦合系数的谐振器，实现了较高的陡峭度衰减带的配置，此种设计方案降低了对谐振器的要求，无需像现有技术一样采用高机电耦合系数的谐振器，因此带通滤波电路的实现成本更低。

技术特征：

1.一种带通滤波电路，其特征在于，包括：

2.根据权利要求1所述的带通滤波电路，其特征在于，所述第一滤波电路和所述第二滤波电路中的阻抗电路对应的特性阻抗和电长度不同。

3.根据权利要求1所述的带通滤波电路，其特征在于，所述第一滤波电路和所述第二滤波电路中的阻抗电路的类型相同或不同。

4.根据权利要求1所述的带通滤波电路，其特征在于，当所述第一滤波电路和/或所述第二滤波电路包括两个或两个以上的阻抗电路时，隶属于同一个滤波电路的、各个阻抗电路的类型相同或不同。

5.根据权利要求1所述的带通滤波电路，其特征在于，所述阻抗电路包括传输线，所述传输线的第一端作为所述阻抗电路的输入端，所述传输线的第二端作为所述阻抗电路的输出端。

6.根据权利要求5所述的带通滤波电路，其特征在于，所述第一滤波电路中的阻抗电路为一条与谐振器并联的传输线；所述第二滤波电路中的阻抗电路为两条与谐振器并联的传输线。

7.根据权利要求5所述的带通滤波电路，其特征在于，所述传输线为同轴线、平行板、微带线、槽线、共面波导、矩形波导、原波导或脊波导。

8.根据权利要求6所述的带通滤波电路，其特征在于，所述传输线包括至少两条依次串联的传输线段，至少一个第一电容；

9.根据权利要求8所述的带通滤波电路，其特征在于，所述传输线包括串联的第一传输线段和第二传输线段，以及一个第一电容；

10.根据权利要求6所述的带通滤波电路，其特征在于，所述传输线包括至少两条依次串联的传输线段，以及至少一个开线段；

11.根据权利要求10所述的带通滤波电路，其特征在于，还包括：

12.根据权利要求10所述的带通滤波电路，其特征在于，还包括：

13.根据权利要求8所述的带通滤波电路，其特征在于，所述至少两条依次串联的传输线段中的至少一条传输线段采用电感和第二电容等效实现；

14.根据权利要求13所述的带通滤波电路，其特征在于，所述至少两条依次串联的传输线段中、未位于两个端头的传输线段采用电感和第二电容等效实现。

15.根据权利要求1所述的带通滤波电路，其特征在于，所述谐振器包括：

16.根据权利要求15所述的带通滤波电路，其特征在于，所述子谐振器支路中还包括：

17.根据权利要求15所述的带通滤波电路，其特征在于，还包括：

18.根据权利要求1所述的带通滤波电路，其特征在于，所述阻抗电路，包括：

19.根据权利要求18所述的带通滤波电路，其特征在于，所述电容支路，还包括：

20.一种带通滤波器，其特征在于，包括：权利要求1-19任意一项所述的带通滤波电路。

21.一种电子设备，其特征在于，包括：权利要求20所述的带通滤波器。

技术总结
本发明提供一种带通滤波电路、带通滤波器和电子设备，包括：串联的第一滤波电路和第二滤波电路；所述第一滤波电路和所述第二滤波电路均包括并联的谐振器和至少一个阻抗电路。通过第一滤波电路和所述第二滤波电路中的阻抗电路，实现带通滤波电路的通带宽度配置，通过合理的设置所述阻抗电路的参数，可以获得更宽的通带，且该通带范围不会受到机电耦合系数的限制，使得其带通范围更广，并且通过选择较低的机电耦合系数的谐振器，实现了较高的陡峭度衰减带的配置，此种设计方案降低了对谐振器的要求，无需像现有技术一样采用高机电耦合系数的谐振器，因此带通滤波电路的实现成本更低。

技术研发人员：路晓明,高安明,姜伟
受保护的技术使用者：浙江星曜半导体有限公司
技术研发日：
技术公布日：2024/1/15