具有切割道的存储器元件封装及其制备方法与流程

本公开内容关于一种存储器元件封装及其制备方法，特别涉及一种具有切割道的存储器元件封装。

背景技术：

1、由于存储器在研究方面的快速发展，存储器芯片的尺寸更为缩小，以满足更高的积集度、存储器容量以及操作速度的要求。

2、在现有的存储器芯片制备过程中，每个不同尺寸的存储器芯片都需要进行多次光学光刻(photolithographic)过程的操作，在每一次操作中都需要特定的布局设计与特定的尺寸以及/或图案的掩模。这种要求会大为增加制备不同尺寸的存储器芯片的时间与成本。

3、上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现思路

1、本公开的一个方面提供一种存储器元件封装。该存储器元件封装包括一基底，该基底具有一第一芯片区、一第二芯片区以及连接在该第一芯片区与该第二芯片区之间的一第一切割道区。该存储器元件封装还包括设置于该第一芯片区上面的一第一存储器芯片以及设置于该第二芯片区上面的一第二存储器芯片。

2、本公开的另一个方面提供一种存储器元件封装。该存储器元件封装包括具有一第一切割道区的一基底、设置于该基底上面的一第一存储器芯片以及设置于该基底上面的一第二存储器芯片。该第二存储器芯片通过跨越该第一切割道区延伸的一电路层与该第一存储器芯片电连接。

3、本公开的另一个方面提供一种存储器元件封装的制备方法。该制备方法包括提供一晶圆，在该晶圆上面形成一第一存储器芯片，以及在该晶圆上面形成一第二存储器芯片。该制备方法还包括在该晶圆中并在该第一存储器芯片与该第二存储器芯片之间形成一第一切割道区。该制备方法还包括将具有该第一切割道区、该第一存储器芯片以及该第二存储器芯片的一基底与该晶圆分离。

4、根据本公开的一些实施例，晶圆上不同数量的存储器芯片根据定制的存储器容量而被共同切割或分离，以成为一个(或单个)同捆存储器芯片。同捆存储器芯片包括在晶圆中跨越切割道区延伸的电路层。电路层经配置以与存储器芯片电连接，并用以结合存储器芯片的容量(或存储器大小)。

5、具有在晶圆中跨越切割道区延伸的电路层的结构可以实现定制，以满足不同组织或存储器容量(如2gb、4gb、8gb)的存储器元件家族成员之间的连接配置。因此，同捆存储器芯片可以被封装在一存储器元件封装中，而不需要重新设计路由与其掩模来适应不同的存储器容量。因此，制备不同存储器芯片的时间与成本可以大为降低。

6、上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或过程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。

技术特征：

1.一种存储器元件封装，包括：

2.如权利要求1所述的存储器元件封装，其中该第一存储器芯片包括一第一容量，该第二存储器芯片包括一第二容量，并且该第一存储器芯片与该第二存储器芯片经同捆以形成具有一第三容量的该存储器元件封装。

3.如权利要求2所述的存储器元件封装，其中该第三容量等于该第一容量与该第二容量的总和。

4.如权利要求1所述的存储器元件封装，还包括：

5.如权利要求4所述的存储器元件封装，其中该导电线经配置以结合该第一存储器芯片的一容量与该第二存储器芯片的一容量。

6.如权利要求1所述的存储器元件封装，还包括：

7.如权利要求6所述的存储器元件封装，其中该电路层经配置以结合该第一存储器芯片的一容量与该第二存储器芯片的一容量。

8.如权利要求1所述的存储器元件封装，还包括：

9.如权利要求8所述的存储器元件封装，其中该第二切割道区的一宽度小于该第一切割道区的一宽度。

10.如权利要求8所述的存储器元件封装，其中该第二切割道区包括一测试元件，用于评估该第一存储器芯片与该第二存储器芯片的电性能。

11.如权利要求1所述的存储器元件封装，其中该基底还包括相对于该第一切割道区倾斜的一第三切割道区，并且该存储器元件封装还包括设置于该基底上面的一第三存储器芯片，其中该第三存储器芯片通过该第三切割道区与该第一存储器芯片分开。

12.一种存储器元件封装，包括：

13.如权利要求12所述的存储器元件封装，其中该第一切割道区设置于该第一存储器芯片与该第二存储器芯片之间，并且该电路层经配置以结合该第一存储器芯片的一容量与该第二存储器芯片的一容量以形成一同捆存储器芯片。

14.如权利要求12所述的存储器元件封装，还包括：

15.如权利要求14所述的存储器元件封装，其中该第二切割道区的一宽度小于该第一切割道区的一宽度，并且该第二切割道区包括一测试元件，用于评估该第一存储器芯片与该第二存储器芯片的电性能。

16.如权利要求14所述的存储器元件封装，其中该基底还包括相对于该第一切割道区倾斜的一第三切割道区，并且该存储器元件封装还包括设置于该基底上面的一第三存储器芯片，其中该第三存储器芯片通过该第三切割道区与该第一存储器芯片分开。

17.一种存储器元件封装的制备方法，包括：

18.如权利要求17所述的存储器元件封装的制备方法，还包括：

19.如权利要求17所述的存储器元件封装的制备方法，还包括：

20.如权利要求17所述的存储器元件封装的制备方法，还包括：

技术总结
本申请提供一种存储器元件封装以及制备方法。该存储器元件封装包括一基底，该基底具有一第一芯片区、一第二芯片区以及连接在该第一芯片区与该第二芯片区之间的一第一切割道区。该存储器元件封装还包括设置于该第一芯片区上面的一第一存储器芯片以及设置于该第二芯片区上面的一第二存储器芯片。

技术研发人员：杨吴德
受保护的技术使用者：南亚科技股份有限公司
技术研发日：
技术公布日：2024/5/19