半导体器件及其制造方法、电子设备与流程

本公开实施例涉及但不限于半导体技术，尤指一种半导体器件及其制造方法、电子设备。

背景技术：

1、集成电路技术飞速发展，平面体硅mos器件面临严峻挑战，为了提升器件性能，3d结构器件(如finfet，纳米线)取代了传统的平面器件，为了进一步提升器件性能，高迁移率材料如硅锗，锗，iii-v族化合物等，取代硅材料作为器件的沟道材料。

2、对于硅锗基晶体管，其难点在于如何获得高质量的栅介质层/界面层/硅锗沟道的堆叠结构。传统氧化方法得到的界面层中氧化锗比例较高，氧化锗不稳定，容易引起界面层质量退化和界面态密度增加。

技术实现思路

1、以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本公开实施例提供了一种半导体器件，包括：设置在衬底一侧的沟道，设置在所述沟道远离所述衬底一侧的界面层，设置在所述界面层远离所述衬底一侧的第一栅介质层，所述沟道的材料包括硅锗化合物，所述界面层的材料至少包括氧化硅，所述界面层由所述沟道的表面氧化生长而成，与所述沟道连接为一体。

3、在一示例性实施例中，所述氧化硅在所述界面层中的含量为95％-100％。

4、在一示例性实施例中，所述硅锗化合物的化学式为si1-xgex，x大于0小于1。

5、在一示例性实施例中，所述界面层的材料还包括氧化锗，所述氧化锗在所述界面层中的含量小于等于5％。

6、在一示例性实施例中，所述界面层的厚度小于等于2纳米。

7、在一示例性实施例中，所述界面层与所述第一栅介质层连接为一体。

8、在一示例性实施例中，所述第一栅介质层的厚度小于等于2纳米。

9、在一示例性实施例中，所述第一栅介质层为高介电常数材料。

10、在一示例性实施例中，还包括第二栅介质层，所述第二栅介质层设置在所述第一栅介质层远离所述衬底一侧。

11、在一示例性实施例中，所述第二栅介质层与所述第一栅介质层连接为一体。

12、在一示例性实施例中，所述第二栅介质层为高介电常数材料。

13、在一示例性实施例中，所述第二栅介质层与所述第一栅介质层的材料相同或不同。

14、本公开实施例还提供了一种半导体器件的制造方法，包括：

15、在衬底上形成沟道，所述沟道的材料包括硅锗化合物；

16、在真空条件下，采用弱氧化剂，通过原子层沉积工艺，在所述沟道远离所述衬底一侧形成第一栅介质层；

17、在真空条件下，采用强氧化剂，对所述第一栅介质层进行强氧化处理，以及使所述沟道与所述第一栅介质层交界处的表面氧化形成界面层，所述界面层的材料至少包括氧化硅。

18、在一示例性实施例中，所述第一栅介质层的材料为金属。

19、在一示例性实施例中，所述弱氧化剂为异丙酮。

20、在一示例性实施例中，所述强氧化剂包括臭氧、过氧化氢和活性氧等离子体中的至少一种。

21、在一示例性实施例中，对所述第一栅介质层进行强氧化处理，以及使所述沟道与所述第一栅介质层交界处的表面氧化形成界面层之后，还包括：

22、采用强氧化剂，通过原子层沉积工艺，在所述第一栅介质层远离所述衬底一侧形成第二栅介质层。

23、本公开实施例还提供了一种电子设备，包括前述的半导体器件。

24、本公开实施例半导体器件通过在沟道的表面氧化生长界面层，能够使界面层稳定，从而保证界面层质量，降低界面态密度。

25、本公开实施例半导体器件采用弱氧化剂，通过原子层沉积工艺形成第一栅介质层，避免在第一栅介质层形成过程中沟道表面被氧化，使沟道表面不会在第一栅介质层形成过程中被氧化形成界面层。

26、本公开实施例半导体器件通过采用强氧化剂对第一栅介质层进行氧化处理，提升第一栅介质层质量，并使沟道与第一栅介质层交界处的表面氧化形成界面层，在此氧化过程中，第一栅介质层具有对氧原子的阻挡作用，使少量的氧原子扩散至沟道与第一栅介质层交界处的表面，由于沟道中的硅元素更容易与氧原子结合，从而使氧原子与沟道中的硅元素结合，形成界面层，增加界面层中氧化硅的形成，有效减少界面层中氧化锗的形成，从而保证界面层质量，降低界面态密度。

27、本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和优点可通过在说明书以及附图中所特别指出的结构来实现和获得。

28、在阅读并理解了附图和详细描述后，可以明白其他方面。

技术特征：

1.一种半导体器件，其特征在于，包括：设置在衬底一侧的沟道，设置在所述沟道远离所述衬底一侧的界面层，设置在所述界面层远离所述衬底一侧的第一栅介质层，所述沟道的材料包括硅锗化合物，所述界面层的材料至少包括氧化硅，所述界面层由所述沟道的表面氧化生长而成，与所述沟道连接为一体。

2.根据权利要求1所述的半导体器件，其特征在于，所述氧化硅在所述界面层中的含量为95％-100％。

3.根据权利要求1所述的半导体器件，其特征在于，所述硅锗化合物的化学式为si1-xgex，x大于0小于1。

4.根据权利要求1所述的半导体器件，其特征在于，所述界面层的材料还包括氧化锗，所述氧化锗在所述界面层中的含量小于等于5％。

5.根据权利要求1所述的半导体器件，其特征在于，所述界面层的厚度小于等于2纳米。

6.根据权利要求1至5任一所述的半导体器件，其特征在于，所述界面层与所述第一栅介质层连接为一体。

7.根据权利要求1至5任一所述的半导体器件，其特征在于，所述第一栅介质层的厚度小于等于2纳米。

8.根据权利要求1至5任一所述的半导体器件，其特征在于，所述第一栅介质层为高介电常数材料。

9.根据权利要求1至5任一所述的半导体器件，其特征在于，还包括第二栅介质层，所述第二栅介质层设置在所述第一栅介质层远离所述衬底一侧。

10.根据权利要求9所述的半导体器件，其特征在于，所述第二栅介质层与所述第一栅介质层连接为一体。

11.根据权利要求9所述的半导体器件，其特征在于，所述第二栅介质层为高介电常数材料。

12.根据权利要求9所述的半导体器件，其特征在于，所述第二栅介质层与所述第一栅介质层的材料相同或不同。

13.一种半导体器件的制造方法，其特征在于，包括：

14.根据权利要求13所述的半导体器件的制造方法，其特征在于，所述弱氧化剂为异丙酮。

15.根据权利要求13所述的半导体器件的制造方法，其特征在于，所述强氧化剂包括臭氧、过氧化氢和活性氧等离子体中的至少一种。

16.根据权利要求13所述的半导体器件的制造方法，其特征在于，对所述第一栅介质层进行强氧化处理，以及使所述沟道与所述第一栅介质层交界处的表面氧化形成界面层之后，还包括：

17.一种电子设备，其特征在于，包括如权利要求1至12任一所述的半导体器件。

技术总结
一种半导体器件及其制造方法、电子设备，涉及但不限于半导体技术；半导体器件包括：设置在衬底一侧的沟道，设置在所述沟道远离所述衬底一侧的界面层，设置在所述界面层远离所述衬底一侧的第一栅介质层，所述沟道的材料包括硅锗化合物，所述界面层的材料至少包括氧化硅，所述界面层由所述沟道的表面氧化生长而成，与所述沟道连接为一体；从而保证界面层质量，降低界面态密度。

技术研发人员：马雪丽,项金娟,王桂磊,赵超
受保护的技术使用者：北京超弦存储器研究院
技术研发日：
技术公布日：2025/1/28