用于共享引脚的故障保护的制作方法

本申请总体涉及故障保护电路，并且更具体地涉及一种与共享引脚一起使用的故障保护电路。

背景技术：

1、当引脚处的电压可能大于vdd时(即应该受到保护的情况)，系统中的节点或引脚是故障保护引脚。为了管理这个问题，故障保护电路生成故障保护信号以防止电流流向vdd。当故障保护引脚被多个电路块共享时，在某些情况下能够发生不期望的交互。处于掉电模式下的电路块仍然能够影响在共享相同故障保护引脚的其他块中的稳定时间。

技术实现思路

1、在所描述的示例中，一种集成电路包括：第一电路部分，其接收第一故障保护信号和第一掉电信号，并且提供中间信号，其中第一故障保护信号指示何时故障保护引脚处的电压大于上部轨，并且第一掉电信号指示何时模块掉电；以及第二电路部分，其经连接以接收中间信号并且将改进的故障保护信号提供给模块。

2、在另一个示例中，一种集成电路包括：多个电路块，其共享共用引脚，其中共用引脚处的电压能够大于上部轨的电压；多个电路块中的第一电路块，所述第一电路块包括串联耦合在共用引脚和上部轨之间的pmos晶体管；以及故障保护电路，其接收共用引脚处的电压和第一电路块的掉电信号，并且提供第一故障保护信号，每当共用引脚处的电压大于上部轨，并且还当第一电路块处于掉电模式时，该第一故障保护信号关断pmos晶体管。

技术特征：

1.一种电路，其包括：

2.根据权利要求1所述的电路，其中所述第一晶体管是正金属氧化物半导体晶体管即pmos晶体管，所述第二晶体管是负金属氧化物半导体晶体管即nmos晶体管，所述第三晶体管是nmos晶体管，所述第四晶体管是pmos晶体管，并且所述第五晶体管是nmos晶体管。

3.根据权利要求1所述的电路，其中第二节点在所述第四晶体管和所述第五晶体管之间并且被耦合以输出故障保护信号。

4.根据权利要求1所述的电路，其中所述第二晶体管的栅极被耦合以接收掉电信号，并且所述第一晶体管耦合到所述掉电信号的反相信号。

5.根据权利要求1所述的电路，其中所述第一晶体管的衬底耦合到所述第四晶体管的衬底。

6.根据权利要求1所述的电路，其中所述子电路包括：

7.根据权利要求1所述的电路，其中所述第一信号具有电压，其中：

8.根据权利要求3所述的电路，其中所述故障保护信号具有电压，其中：

9.一种电路，其包括：

10.根据权利要求9所述的电路，其进一步包括具有联结高输出和联结低输出的联结单元，所述联结高输出耦合到所述第六晶体管的栅极和所述第七晶体管的栅极，所述联结低输出耦合到所述第七晶体管的栅极。

11.根据权利要求9所述的电路，其中所述第六晶体管是pmos晶体管，所述第七晶体管是pmos晶体管，所述第九晶体管是pmos晶体管，并且所述第十晶体管是pmos晶体管，并且所述第八晶体管是nmos晶体管。

12.根据权利要求9所述的电路，所述第四节点耦合到所述第四晶体管的衬底，耦合到所述第一晶体管的衬底，并耦合到所述第五晶体管的衬底。

13.一种用于共享的故障保护的方法，所述方法包括：

14.根据权利要求13所述的方法，其中所述第一电路部分耦合在为所述第一掉电信号的反相信号的第二掉电信号和下部轨之间。

15.根据权利要求14所述的方法，其中所述第二电路部分耦合到高信号，所述高信号是所述上部轨与所述故障保护引脚处的所述电压中的较高者。

16.根据权利要求15所述的方法，其进一步包括：

17.根据权利要求16所述的方法，其进一步包括：

18.根据权利要求17所述的方法，其中所述第一pmos晶体管的基体和所述第二pmos晶体管的基体耦合到所述高信号。

19.根据权利要求15所述的方法，其进一步包括从耦合在所述故障保护引脚和所述上部轨之间的第四电路部分接收所述高信号。

20.根据权利要求14所述的方法，其进一步包括从耦合在所述故障保护引脚和所述下部轨之间的第三电路部分接收所述第一故障保护信号。

技术总结
本申请题为“用于共享引脚的故障保护”。在所描述的示例中，一种集成电路IC(100A)，其向共享故障保护引脚的模块提供改进的故障保护信号(PKEEP2)，该故障保护引脚处的电压能够大于上部轨的电压。IC(100A)包括：第一电路部分(102、104、106)，其接收第一故障保护信号(PKEEP)和第一掉电信号(PWDN)，并且提供中间信号(PWDNZ1)，其中第一故障保护信号(PKEEP)指示何时故障保护引脚处的电压大于上部轨，并且第一掉电信号(PWDN)指示何时模块掉电；以及第二电路部分(108、110)，其经连接以接收中间信号(PWDNZ1)并且将改进的故障保护信号(PKEEP2)提供给模块。

技术研发人员：S·杜比,N·阿加瓦尔
受保护的技术使用者：德克萨斯仪器股份有限公司
技术研发日：
技术公布日：2024/1/15