用于控制晶体管的电路和方法与流程

本公开总体上涉及电子装置和系统，并且更具体地，涉及用于控制诸如n沟道mos型晶体管之类的晶体管的电路和方法。

背景技术：

1、在电子器件领域，通常一些部件与控制电路相关联，从而使它们能够最佳地操作。

2、晶体管经常与被配置为向晶体管控制端子施加控制电压的控制电路相关联。

3、将优选的是能够至少部分地改进晶体管控制电路的一些方面。

4、需要更有效的晶体管控制电路。

5、需要晶体管控制电路使在晶体管的状态转变期间能够限制电流泄漏。

6、需要晶体管的自供电控制电路。

7、需要解决已知的晶体管控制电路的所有缺点或一些缺点。

技术实现思路

1、一个实施例提供了一种用于控制n沟道mos晶体管的方法，所述方法包括：将所述晶体管的漏极与源极之间的第一电压与第二可控阈值电压进行比较；当所述第一电压小于第三电压时，在所述晶体管的栅极和源极之间施加比所述晶体管的第五阈值电压大的第四控制电压；当所述第一电压大于所述第二电压时，在所述晶体管的栅极和源极之间施加比所述晶体管的所述第五阈值电压小的所述第四控制电压；其中，所述第二电压：在第一时间和第二时间之间等于第一恒定值；并且在所述第二时间和第三时间之间等于第二可变值；所述第二可变值等于所述第一电压与第六正电压之和，其中，所述第三时间对应于所述第一电压反转的时间。

2、根据一个实施例，第一恒定值约为0v。

3、根据一个实施例，介于所述第一时间和所述第二时间之间的第一时段是与第二时段的三分之一对应的恒定时段，所述第二时段对应于所述晶体管的导通周期的整个时段的三分之一。

4、根据一个实施例：在介于所述第一时间和所述第三时间之间的第四时间之前，在所述晶体管的栅极和源极之间施加处于比所述晶体管的第五阈值电压大的第三值的第四控制电压；以及在所述第四时间和所述第三时间之间，在所述晶体管的栅极和源极之间施加减小直至第四值的所述第四控制电压。

5、根据一个实施例，在所述第四时间和所述第三时间之间，当所述第一电压等于第七电压时，达到所述第四值。

6、根据一个实施例，所述第七电压等于系数乘以所述第三电压，所述第三电压表示当所述晶体管的寄生二极管导通时所述晶体管的漏极端子和源极端子之间达到的电压电平。

7、根据一个实施例，该系数介于三分之一和三分之二之间。

8、根据一个实施例，所述第四时间介于所述第二时间和所述第三时间之间。

9、另一实施例提供了一种被配置为实现如前所述的方法的控制电路。

10、又一实施例提供了一种包括如前所述的控制电路的电子装置。

11、根据一个实施例，该装置还包括n沟道mos型晶体管和所述晶体管的驱动电路。

12、又一实施例提供了一种包括如先前描述的装置的用于转换电压的装置。

13、根据一个实施例，用于转换电压的装置是变压器开关转换器。

14、根据一个实施例，用于转换电压的装置是上转换器(up converter)。

15、根据一个实施例，用于转换电压的装置是降压型转换器。

技术特征：

1.一种用于控制n沟道mos晶体管的方法，包括：

2.根据权利要求1所述的方法，其中，所述第一恒定值约为0v。

3.根据权利要求1所述的方法，其中，介于所述第一时间和所述第二时间之间的第一时段是与第二时段的三分之一对应的恒定时段，所述第二时段对应于所述n沟道mos晶体管的导通周期的整个时段的三分之一。

4.根据权利要求1所述的方法，还包括：

5.根据权利要求4所述的方法，其中，在所述第四时间和所述第三时间之间，当所述第一电压等于第七电压时，达到所述第四值。

6.根据权利要求5所述的方法，其中，所述第七电压等于系数乘以所述第三电压，所述第三电压表示所述n沟道mos晶体管的漏极端子和源极端子之间的当所述n沟道mos晶体管的寄生二极管导通时达到的电压电平。

7.根据权利要求6所述的方法，其中，所述系数介于三分之一和三分之二之间。

8.根据权利要求4所述的方法，其中，所述第四时间介于所述第二时间和所述第三时间之间。

9.一种被配置为实现根据权利要求1所述的方法的控制电路。

10.一种包括根据权利要求9所述的控制电路的电子装置。

11.根据权利要求10所述的装置，还包括所述n沟道mos晶体管和所述n沟道mos晶体管的驱动电路。

12.一种包括根据权利要求10所述的装置的用于转换电压的装置。

13.根据权利要求12所述的装置，所述装置是变压器开关转换器。

14.根据权利要求12所述的装置，所述装置是上转换器类型的转换器。

15.根据权利要求12所述的装置，所述装置是降压型转换器。

16.一种用于控制n沟道mos晶体管的方法，包括：

17.根据权利要求16所述的方法，其中，所述第二可变值等于所述漏极-源极电压与正电压之和。

18.根据权利要求16所述的方法，还包括在介于所述第一时间和所述第三时间之间的第四时间之前，施加比所述n沟道mos晶体管的阈值电压大的值的控制电压。

19.根据权利要求18所述的方法，还包括在所述第四时间和所述第三时间之间，降低所述控制电压。

20.一种被配置为实现根据权利要求16所述的方法的控制电路。

21.一种包括根据权利要求20所述的控制电路的电子装置。

技术总结
本公开涉及用于控制晶体管的电路和方法。一种用于控制MOS晶体管的方法将MOS晶体管的漏极和源极之间的第一电压与第二可控阈值电压进行比较。当第一电压小于第三电压时，向MOS晶体管施加比MOS晶体管的第五阈值电压大的第四控制电压。当第一电压大于第二电压时，施加到MOS晶体管的第四控制电压小于第五电压。第二电压在第一时间和第二时间之间等于第一恒定值，并且在第二时间和第三时间之间等于第二可变值。第二值等于第一电压与第六正电压之和。第三时间对应于第一电压反转的时间。

技术研发人员：D·西塞,B·里韦,F·戈蒂埃
受保护的技术使用者：意法半导体(图尔)公司
技术研发日：
技术公布日：2024/4/7