半导体存储器件、制造该半导体存储器件的方法和包括该半导体存储器件的电子系统与流程

本公开涉及一种半导体存储器件、制造该半导体存储器件的方法和包括该半导体存储器件的电子系统。

背景技术：

1、为了满足消费者对卓越性能和廉价价格的需求，可能期望增加半导体存储器件的集成密度。在半导体存储器件中，由于半导体存储器件的集成密度可能是决定产品价格的重要因素，因此尤其可能需要增加的集成密度。

2、同时，在二维或平面半导体存储器件的情况下，集成密度主要由单位存储单元占据的面积决定，因此集成密度可能受精细图案形成技术水平的很大影响。然而，由于图案的小型化可能需要极其昂贵的设备，因此尽管二维半导体器件的集成密度已经增加，但仍然受到限制。相应地，已经提出了具有三维布置的存储单元的三维半导体器件。

技术实现思路

1、本公开的方面提供了一种具有提高的电特性和可靠性的半导体存储器件。

2、本公开的方面还提供一种用于制造具有提高的电特性和可靠性的半导体存储器件的方法。

3、本公开的方面还提供一种包括具有提高的电特性和可靠性的半导体存储器件的电子系统。

4、然而，本公开的方面不限于本文所阐述的方面。通过参考下面给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更加清楚。

5、根据本公开的示例实施例，一种半导体存储器件可以包括：单元基板；模制结构，包括堆叠在单元基板上的多个栅电极；沟道结构，贯穿模制结构；串选择线，在模制结构上；串选择沟道结构，贯穿串选择线并且接触沟道结构；防电弧接触部，贯穿模制结构；绝缘图案，在防电弧接触部和多个栅电极之间；以及防电弧绝缘图案，贯穿串选择线并且接触防电弧接触部。

6、根据本公开的示例实施例，一种半导体存储器件可以包括：单元基板，包括单元阵列区域和延伸区域；模制结构，包括堆叠在单元阵列区域上的多个栅电极，该多个栅电极以阶梯式方式堆叠在延伸区域上，并且每个栅电极包括顶表面暴露的连接区域；沟道结构，贯穿模制结构，该沟道结构在单元阵列区域上；串选择线，在模制结构上；串选择沟道结构，贯穿串选择线并且接触沟道结构；防电弧接触部，在单元阵列区域上，该防电弧接触部贯穿模制结构，并且防电弧接触部的结构与沟道结构的结构不同；以及绝缘图案，在防电弧接触部和多个栅电极之间。

7、根据本公开的示例实施例，一种电子系统可以包括：主基板；半导体存储器件，在主基板上；以及控制器，电连接到半导体存储器件。半导体存储器件可以包括单元基板、模制结构、沟道结构、串选择线、串选择沟道结构、防电弧接触部、绝缘图案、防电弧绝缘图案和多个单元接触部。单元基板可以包括单元阵列区域和延伸区域。模制结构可以包括堆叠在单元阵列区域上的多个栅电极。多个栅电极可以以阶梯式方式堆叠在延伸区域上，并且每个栅电极可以包括顶表面暴露的连接区域，使得多个栅电极可以分别包括连接区域。沟道结构可以在单元阵列区域上贯穿模制结构。串选择线可以在模制结构上。串选择沟道结构可以贯穿串选择线并且可以接触沟道结构。防电弧接触部可以在单元阵列区域上贯穿模制结构。绝缘图案可以在防电弧接触部和多个栅电极之间。防电弧绝缘图案可以贯穿串选择线并且可以接触防电弧接触部。多个单元接触部可以电连接到延伸区域上多个栅电极的连接区域。

8、根据本公开的示例实施例，一种用于制造半导体存储器件的方法可以包括：形成模制结构，该模制结构包括堆叠在基板上的多个栅电极；形成贯穿模制结构的沟道结构和贯穿模制结构的防电弧接触部，该防电弧接触部与基板接触；在模制结构上形成串选择线；形成贯穿串选择线的防电弧牺牲层，该防电弧牺牲层接触防电弧接触部并且包含导电材料；在形成防电弧牺牲层之后，在沟道结构上形成串选择沟道结构，该串选择沟道结构贯穿串选择线；通过去除防电弧牺牲层来形成穿过串选择线的孔，该孔暴露防电弧接触部的至少一部分；以及在该孔中形成防电弧绝缘图案，该防电弧绝缘图案填充该孔。

技术特征：

1.一种半导体存储器件，包括：

2.根据权利要求1所述的半导体存储器件，其中，所述防电弧接触部在所述串选择线的端部处。

3.根据权利要求2所述的半导体存储器件，还包括：

4.根据权利要求1所述的半导体存储器件，其中，所述绝缘图案沿所述防电弧接触部的侧壁延伸。

5.根据权利要求1所述的半导体存储器件，其中，

6.根据权利要求1所述的半导体存储器件，其中，

7.根据权利要求1所述的半导体存储器件，还包括：

8.根据权利要求1所述的半导体存储器件，还包括：

9.根据权利要求1所述的半导体存储器件，其中，

10.根据权利要求1所述的半导体存储器件，其中，所述串选择沟道结构与所述沟道结构的一部分重叠。

11.根据权利要求1所述的半导体存储器件，其中，

12.一种半导体存储器件，包括：

13.根据权利要求12所述的半导体存储器件，其中，所述防电弧接触部在从所述单元基板朝向所述模制结构的方向上与所述串选择线重叠。

14.根据权利要求12所述的半导体存储器件，还包括：

15.根据权利要求12所述的半导体存储器件，还包括：

16.根据权利要求12所述的半导体存储器件，还包括：

17.根据权利要求12所述的半导体存储器件，还包括：

18.一种电子系统，包括：

19.根据权利要求18所述的电子系统，其中，所述防电弧绝缘图案具有单层结构。

20.根据权利要求18所述的电子系统，其中，所述防电弧接触部具有单层结构。

技术总结
一种半导体存储器件可以包括：单元基板；模制结构，包括堆叠在单元基板上的多个栅电极；沟道结构，贯穿模制结构；串选择线，在模制结构上；串选择沟道结构，贯穿串选择线并且接触沟道结构；防电弧接触部，贯穿模制结构；绝缘图案，在防电弧接触部和多个栅电极之间；以及防电弧绝缘图案，贯穿串选择线以与防电弧接触部接触。

技术研发人员：崔喆敃,卞昶勋,沈善一
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/4/17