半导体器件和包括该半导体器件的数据存储系统的制作方法

本公开的示例实施方式涉及一种半导体器件和包括该半导体器件的数据存储系统。

背景技术：

1、能够在需要数据存储的数据存储系统中存储高容量数据的半导体器件已经是必要的。因此，已经研究了用于增加半导体器件的数据存储容量的方法。例如，作为增加半导体器件的数据存储容量的方法，已经提出了包括三维排列的存储器单元而不是二维排列的存储器单元的半导体器件。

技术实现思路

1、本公开的示例实施方式旨在提供一种具有改善的可靠性的半导体器件。

2、本公开的示例实施方式旨在提供一种数据存储系统，其包括具有改进的可靠性的半导体器件。

3、根据本公开的示例实施方式，半导体器件包括：具有第一和第二区域的衬底；第一堆叠结构，包括在第一区域中在垂直于衬底的上表面的第一方向上堆叠并彼此间隔开的下部栅电极；穿透第一堆叠结构并与衬底接触的第一沟道结构；第二堆叠结构，在所述第一堆叠结构和第一沟道结构上，并且包括在第一方向上堆叠并彼此间隔开的上部栅电极；穿透第二堆叠结构并且连接到第一沟道结构的第二沟道结构；第一模结构，包括在第二区域中在第一方向上堆叠并彼此间隔开的下部水平牺牲层；穿透第一模结构并与衬底接触的对准结构；以及第二模结构，在第一模结构和对准结构上，并且包括在第一方向上堆叠并彼此间隔开的上部水平牺牲层，其中下部水平牺牲层的数量少于下部栅电极的数量。

4、根据本公开的示例实施方式，半导体器件包括：具有第一和第二区域的衬底；第一堆叠结构，包括在第一区域中在垂直于衬底的上表面的第一方向上堆叠并彼此间隔开的下部栅电极；穿透第一堆叠结构的第一沟道结构；第二堆叠结构，在第一堆叠结构和第一沟道结构上，并且包括在第一方向上堆叠并彼此间隔开的上部栅电极；穿透第二堆叠结构并且连接到第一沟道结构的第二沟道结构；第一模结构，包括在第二区域中在第一方向上堆叠并彼此间隔开的下部水平牺牲层；穿透第一模结构的对准结构；第二模结构，在第一模结构和对准结构上，并且包括在第一方向上堆叠并彼此间隔开的上部水平牺牲层，其中在第一方向上，下部栅电极中最上面的下部栅电极和第一沟道结构的上端之间的距离小于下部水平牺牲层中最上面的下部水平牺牲层和对准结构的上端之间的距离。

5、根据本公开的示例实施方式，数据存储系统包括：半导体存储器件，包括具有第一和第二区域的衬底、在衬底的一侧的电路器件和电连接到电路器件的输入/输出焊盘；以及控制器，通过输入/输出焊盘电连接到半导体存储器件并且控制半导体存储器件，其中半导体存储器件进一步包括：第一堆叠结构，包括在第一区域中在垂直于衬底的上表面的第一方向上堆叠并彼此间隔开的下部栅电极；第一沟道结构，穿透第一堆叠结构并与衬底接触；第二堆叠结构，在第一堆叠结构和第一沟道结构上，并且包括在第一方向上堆叠并彼此间隔开的上部栅电极；穿透第二堆叠结构并且连接到第一沟道结构的第二沟道结构；第一模结构，包括在第二区域中在第一方向上堆叠并彼此间隔开的下部水平牺牲层；穿透第一模结构并与衬底接触的对准结构；以及第二模结构，在第一模结构和对准结构上，并且包括在第一方向上堆叠并彼此间隔开的上部水平牺牲层，并且其中下部水平牺牲层的数量少于下部栅电极的数量。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中所述下部水平牺牲层在与所述下部栅电极的包括最下面的下部栅电极的部分的水平基本相同的水平上。

3.根据权利要求1所述的半导体器件，其中所述下部栅电极中最上面的下部栅电极和所述上部栅电极中最下面的上部栅电极之间的距离小于所述下部水平牺牲层中最上面的下部水平牺牲层和所述上部水平牺牲层中最下面的上部水平牺牲层之间的距离。

4.根据权利要求1所述的半导体器件，其中所述上部水平牺牲层中最下面的第一上部水平牺牲层接触所述对准结构的上表面的一部分和侧表面的一部分。

5.根据权利要求4所述的半导体器件，其中所述第一上部水平牺牲层上的第二上部水平牺牲层的上表面在所述对准结构的周边上在比所述对准结构的上表面的水平低的水平上。

6.根据权利要求4所述的半导体器件，其中所述第一上部水平牺牲层的最下表面在比所述下部栅电极中最上面的下部栅电极的上表面的水平低的水平上。

7.根据权利要求1所述的半导体器件，其中所述下部水平牺牲层的数量比所述下部栅电极的数量少2至7。

8.根据权利要求1所述的半导体器件，其中所述第一区域是其中设置有存储器单元的存储器单元区域，并且所述第二区域是其中设置有对准键的对准键区域。

9.根据权利要求1所述的半导体器件，其中每个所述上部水平牺牲层具有在上表面中凹陷以对应于所述对准结构的周边的键图案部分。

10.根据权利要求9所述的半导体器件，

11.根据权利要求9所述的半导体器件，其中，在所述上部水平牺牲层的一部分中，所述键图案部分具有凹口形状。

12.根据权利要求1所述的半导体器件，其中所述第一沟道结构在与所述对准结构的水平基本相同的水平上。

13.根据权利要求1所述的半导体器件，其中所述对准结构包括碳基材料。

14.一种半导体器件，包括：

15.根据权利要求14所述的半导体器件，其中所述第一模结构在与所述第一堆叠结构的水平重叠的水平上，并且所述对准结构在与所述第一沟道结构的水平相同的水平上。

16.根据权利要求14所述的半导体器件，其中所述下部水平牺牲层的数量少于所述下部栅电极的数量。

17.根据权利要求14所述的半导体器件，其中所述上部水平牺牲层中最下面的上部水平牺牲层的最下表面在比所述最上面的下部栅电极的上表面的水平低的水平上。

18.根据权利要求14所述的半导体器件，其中所述上部水平牺牲层中的多个上部水平牺牲层在比所述对准结构的所述上端的水平低的水平上。

19.一种数据存储系统，包括：

20.根据权利要求19所述的数据存储系统，其中，在所述第一方向上，所述下部栅电极中最上面的下部栅电极和所述第一沟道结构的上端之间的距离小于所述下部水平牺牲层中最上面的下部水平牺牲层和所述对准结构的上端之间的距离。

技术总结
一种半导体器件，包括：具有第一和第二区域的衬底；第一堆叠结构，包括在第一区域中在第一方向上堆叠的下部栅电极；穿透第一堆叠结构的第一沟道结构；第二堆叠结构，在第一堆叠结构和第一沟道结构上，并且包括在第一方向上堆叠的上部栅电极；穿透第二堆叠结构的第二沟道结构；第一模结构，包括在第二区域中堆叠的下部水平牺牲层；穿透第一模结构的对准结构；以及第二模结构，在第一模结构和对准结构上，并且包括堆叠的上部水平牺牲层，其中下部水平牺牲层的数量少于下部栅电极的数量。

技术研发人员：金振赫,成玎镛,申重植,韩智勋
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/5/6