半导体装置的制作方法

本公开涉及一种半导体装置，并且更具体地，涉及一种包括器件隔离图案的半导体装置。

背景技术：

1、半导体装置由于其小尺寸、多功能特性和/或低制造成本而广泛用于电子工业中。半导体装置可以被分类为用于存储逻辑数据的半导体存储器装置、用于处理逻辑数据的半导体逻辑装置、以及具有半导体存储器装置的功能和半导体逻辑装置的功能两者的混合半导体装置中的任何一种。

2、已经要求高速和低电压的半导体装置以满足包括半导体装置的电子装置的特性(例如，高速和/或低功耗)。半导体装置已经被高度集成以满足这些需求。随着半导体装置的集成密度的增加，制造半导体装置的工艺中的工艺故障可能增加。因此，已经对用于减少半导体装置的工艺故障的技术进行了各种研究。

技术实现思路

1、本发明构思的实施例可以提供一种能够减少工艺故障的半导体装置。

2、在一些实施例中，半导体装置可以包括：外围有源图案，其位于衬底上；第一外围沟槽区域和第二外围沟槽区域，该第一外围沟槽区域和该第二外围沟槽区域与外围有源图案相邻；第一隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域的内表面上；第二隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域中的第一隔离衬里上；以及器件隔离层，其位于第一外围沟槽区域和第二外围沟槽区域中的第二隔离衬里上。第二外围沟槽区域中的器件隔离层可以在其中包括接缝。在相对于衬底的与外围有源图案的顶表面相对应的第一高度处，第一外围沟槽区域的宽度可以大于第二外围沟槽区域的宽度。

3、在一些实施例中，半导体装置可以包括：外围有源图案，其位于衬底上；第一外围沟槽区域和第二外围沟槽区域，该第一外围沟槽区域和该第二外围沟槽区域与外围有源图案相邻；第一隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域的内表面上；第二隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域中的第一隔离衬里上；第一器件隔离层，其位于第一外围沟槽区域和第二外围沟槽区域中的第二隔离衬里上；以及第二器件隔离层，其填充第一外围沟槽区域。

4、在一些实施例中，半导体装置可以包括：衬底，其包括单元区域和外围区域；单元有源图案，其位于单元区域上，单元有源图案包括中心部和边缘部；字线，其与单元有源图案相交；位线，其位于单元有源图案的中心部上，并且在与字线相交的方向上延伸；存储节点接触件，其位于单元有源图案的边缘部上；着陆焊盘，其位于存储节点接触件上；数据存储图案，其位于着陆焊盘上；外围有源图案，其位于外围区域上；外围字线，其位于外围有源图案上；第一外围沟槽区域和第二外围沟槽区域，该第一外围沟槽区域和该第二外围沟槽区域与外围有源图案相邻；第一隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域的内表面上；第二隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域中的第一隔离衬里上；以及器件隔离层，其位于第一外围沟槽区域和第二外围沟槽区域中的第二隔离衬里上。第二外围沟槽区域中的器件隔离层可以在其中包括接缝。在相对于衬底的与外围有源图案的顶表面相对应的第一高度处，第一外围沟槽区域的宽度可以大于第二外围沟槽区域的宽度。

技术特征：

1.一种半导体装置，包括：

2.根据权利要求1所述的半导体装置，其中，所述器件隔离层包括氧化硅和氮化硅中的至少一种。

3.根据权利要求1所述的半导体装置，其中，所述第一隔离衬里共形地位于所述第一外围沟槽区域和所述第二外围沟槽区域的内表面上，并且

4.根据权利要求1所述的半导体装置，其中，所述第一隔离衬里和所述第二隔离衬里包括不同的材料。

5.根据权利要求1所述的半导体装置，其中，所述器件隔离层的位于所述第一外围沟槽区域中的部分包括其中没有接缝的连续部分。

6.根据权利要求1所述的半导体装置，其中，所述器件隔离层包括第一器件隔离层和第二器件隔离层，

7.根据权利要求6所述的半导体装置，其中，所述第一器件隔离层和所述第二器件隔离层集成为一体，而在它们之间不存在界面。

8.根据权利要求1所述的半导体装置，还包括：

9.根据权利要求8所述的半导体装置，其中，在所述第一高度处，所述第三外围沟槽区域的宽度小于所述第二外围沟槽区域的宽度。

10.根据权利要求8所述的半导体装置，其中，所述器件隔离层不延伸到所述第三外围沟槽区域中。

11.一种半导体装置，包括：

12.根据权利要求11所述的半导体装置，其中，所述第二外围沟槽区域中的所述第一器件隔离层包括在其中的接缝。

13.根据权利要求11所述的半导体装置，其中，所述第二器件隔离层是连续的并且在其中没有接缝。

14.根据权利要求11所述的半导体装置，其中，所述第二器件隔离层不延伸到所述第二外围沟槽区域中。

15.根据权利要求11所述的半导体装置，其中，所述第一器件隔离层包括氧化硅和氮化硅中的至少一种。

16.一种半导体装置，包括：

17.根据权利要求16所述的半导体装置，其中，所述衬底还包括位于所述单元区域和所述外围区域之间的边界区域，并且其中，所述半导体装置还包括：

18.根据权利要求17所述的半导体装置，其中，在所述第一高度处，所述边界沟槽区域的宽度大于所述第二外围沟槽区域的宽度。

19.根据权利要求17所述的半导体装置，其中，所述边界沟槽区域中的所述器件隔离层是连续的并且在其中没有接缝。

20.根据权利要求16所述的半导体装置，还包括：

技术总结
一种半导体装置，包括：外围有源图案，其位于衬底上；第一外围沟槽区域和第二外围沟槽区域，该第一外围沟槽区域和该第二外围沟槽区域与外围有源图案相邻；第一隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域的内表面上；第二隔离衬里，其位于第一外围沟槽区域和第二外围沟槽区域中的第一隔离衬里上；以及器件隔离层，其位于第一外围沟槽区域和第二外围沟槽区域中的第二隔离衬里上。第二外围沟槽区域中的器件隔离层在其中包括接缝。在相对于衬底的与外围有源图案的顶表面相对应的第一高度处，第一外围沟槽区域的宽度大于第二外围沟槽区域的宽度。

技术研发人员：金圣恩,金珍英,柳成然,丁贤玉,崔世领
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/8/26