半导体结构的制作方法

本公开实施例涉及半导体领域，特别涉及一种半导体结构。

背景技术：

1、存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamic randomaccess memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

2、存储单元通常包括电容器和晶体管，晶体管的源极或者漏极中的一者与位线结构相连、源漏或者漏极中的另一者与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。

3、目前，半导体结构的集成密度有待提高。

技术实现思路

1、本公开实施例提供一种半导体结构，至少有利于提高半导体结构的集成密度。

2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，具有阵列区，包括：多个有源柱，有源柱位于阵列区，有源柱沿第一方向和第二方向排列，有源柱沿第三方向延伸；字线，字线沿第一方向延伸，在沿第一方向上，字线覆盖多个有源柱的侧壁；位线，位线沿第二方向延伸，在沿第二方向上，位线连接多个有源柱在沿第三方向上的一端；字线插塞，字线插塞位于字线在沿第三方向上靠近位线的一侧，且与字线电接触；位线插塞，位线插塞位于位线在沿第三方向上远离有源柱的一侧，且与位线电接触；在第一方向和第二方向所在的平面上，位线插塞的正投影和字线插塞的正投影均位于阵列区。

3、在一些实施例中，在沿第一方向上，相邻的位线插塞错位排列，和/或，在沿第二方向上，相邻的字线插塞错位排列。

4、在一些实施例中，在沿第一方向上，相邻的位线插塞对齐排列，和/或，在沿第二方向上，相邻的字线插塞对齐排列。

5、在一些实施例中，字线插塞包括依次连接的第一部和第二部，第一部位于相邻的有源柱之间且与字线电接触，第二部位于第一部在沿第三方向上远离字线的一侧，在沿第一方向上，第一部的尺寸小于第二部的尺寸。

6、在一些实施例中，还包括：保护层，在沿第二方向上，保护层覆盖多个有源柱沿第一方向相对的两个侧面，且覆盖位线在沿第一方向上相对的两个侧面，字线插塞位于相邻的两个有源柱侧面的保护层之间。

7、在一些实施例中，保护层包括：第一保护层，第一保护层覆盖位线在沿第一方向上相对的两个侧面，且覆盖有源柱沿第一方向相对的两个侧面；第二保护层，第二保护层覆盖第一保护层远离位线的表面，且覆盖第一保护层远离有源柱的表面，字线插塞位于相邻的两个有源柱侧面的第二保护层之间；其中，第一保护层的材料与第二保护层的材料不同。

8、在一些实施例中，还包括：伪位线，伪位线沿第二方向延伸，伪位线位于沿第一方向排列的多个位线的最外侧，在沿第一方向和第二方向所在的平面上，字线插塞的正投影与伪位线的正投影重叠。

9、在一些实施例中，在沿第一方向上，伪位线的宽度为第一宽度，位线的宽度为第二宽度，第一宽度大于第二宽度，且小于第二宽度的2倍。

10、在一些实施例中，在沿垂直于第二方向上，位线插塞的尺寸大于位线的尺寸。

11、在一些实施例中，还包括：电容，电容沿第三方向延伸，电容位于有源柱在沿第三方向上远离位线的一侧，且与有源柱电接触。

12、本公开实施例提供的技术方案至少具有以下优点：

13、本公开实施例提供的半导体结构中，有源柱沿第三方向延伸，且沿第一方向和第二方向排列，以便于形成沿第一方向和第二方向排列的晶体管结构，且晶体管结构沿第三方向延伸，在第一方向和第二方向所在的平面上，晶体管结构可以不占用过多的面积，以有利于提高晶体管结构的排列密度，提高半导体结构的空间利用率。字线沿第一方向覆盖多个有源柱的侧壁，且位线沿第二方向连接多个有源柱的一端，如此，字线和位线可以分别在第一方向和第二方向控制多个晶体管结构。半导体结构可以具有阵列区以及外围区，阵列区用于形成阵列排布的晶体管结构，外围区用于形成控制晶体管结构的电路结构，有源柱位于半导体结构的阵列区内，相应构成的晶体管结构位于阵列区内，在第一方向和第二方向所在的平面上，字线插塞的正投影和位线插塞的正投影均位于阵列区，也就是说，在不改变常规半导体结构中阵列区和外围区的划分的情况下，将字线插塞和位线插塞均设置在阵列区内，如此可以避免字线插塞和位线插塞占用外围区的空间，有利于提高半导体结构的集成密度。

技术特征：

1.一种半导体结构，具有阵列区，其特征在于，包括：

2.根据权利要求1所述的半导体结构，其特征在于，在沿所述第一方向上，相邻的所述位线插塞错位排列，和/或，在沿所述第二方向上，相邻的所述字线插塞错位排列。

3.根据权利要求1所述的半导体结构，其特征在于，在沿所述第一方向上，相邻的所述位线插塞对齐排列，和/或，在沿所述第二方向上，相邻的所述字线插塞对齐排列。

4.根据权利要求1所述的半导体结构，其特征在于，所述字线插塞包括依次连接的第一部和第二部，所述第一部位于相邻的所述有源柱之间且与所述字线电接触，所述第二部位于所述第一部在沿所述第三方向上远离所述字线的一侧，在沿所述第一方向上，所述第一部的尺寸小于所述第二部的尺寸。

5.根据权利要求1所述的半导体结构，其特征在于，还包括：

6.根据权利要求5所述的半导体结构，其特征在于，所述保护层包括：

7.根据权利要求1所述的半导体结构，其特征在于，还包括：伪位线，所述伪位线沿所述第二方向延伸，所述伪位线位于沿所述第一方向排列的多个所述位线的最外侧，在沿所述第一方向和所述第二方向所在的平面上，所述字线插塞的正投影与所述伪位线的正投影重叠。

8.根据权利要求7所述的半导体结构，其特征在于，在沿所述第一方向上，所述伪位线的宽度为第一宽度，所述位线的宽度为第二宽度，所述第一宽度大于所述第二宽度，且小于所述第二宽度的2倍。

9.根据权利要求1所述的半导体结构，其特征在于，在沿垂直于所述第二方向上，所述位线插塞的尺寸大于所述位线的尺寸。

10.根据权利要求1所述的半导体结构，其特征在于，还包括：电容，所述电容沿所述第三方向延伸，所述电容位于所述有源柱在沿所述第三方向上远离所述位线的一侧，且与所述有源柱电接触。

技术总结
本公开实施例涉及半导体领域，提供一种半导体结构，具有阵列区，包括：多个有源柱，有源柱位于阵列区，有源柱沿第一方向和第二方向排列，有源柱沿第三方向延伸；字线，字线沿第一方向延伸，在沿第一方向上，字线覆盖多个有源柱的侧壁；位线，位线沿第二方向延伸，在沿第二方向上，位线连接多个有源柱在沿第三方向上的一端；字线插塞，字线插塞位于字线在沿第三方向上靠近位线的一侧，且与字线电接触；位线插塞，位线插塞位于位线在沿第三方向上远离有源柱的一侧，且与位线电接触；在第一方向和第二方向所在的平面上，位线插塞的正投影和字线插塞的正投影均位于阵列区，至少有利于提高半导体结构的集成密度。

技术研发人员：苏义旭,王枫,刘忠明,张阳,于业笑,方嘉,代成仁
受保护的技术使用者：长鑫科技集团股份有限公司
技术研发日：
技术公布日：2024/2/29