一种热电子器件的制作方法

本申请实施例涉及热电子器件片，尤其涉及一种热电子器件。

背景技术：

1、热电子产生在短栅极cmos(complementary metal oxide semiconductor，cmos)电路里经常会提及漏极和漏极，当漏极和源极之间加上偏压，由于栅极长度在纳米量级，所以漏源极之间形成非常大的电势差，导致接近漏极的部分电子能量异常高，有机会穿过栅极氧化层形成漏电现象，这些高能电子就是所谓的热电子。因为很多情况下热电子会导致漏电或者击穿现象，所以在cmos电路中通常是尽可能避免或减轻热电子效应。但是也可以利用热电子效应制造有益的电子产品，用于热电子电性失效分析与表征及样品制备等。

技术实现思路

1、本申请提供了一种热电子器件，采用空气隔离和凹窝结构的组合形式，可以直接观察到热电子的产生，具有制样工序相对简单，精度高，制样成功率高的优势。

2、第一方面，本申请提供了一种热电子器件，包括第一基片和第二基片；

3、所述第一基片的中心区域设置有凹窝结构；所述凹窝结构为绝缘体，其在所述第二基片的正投影为圆型，其向下形成凹窝状；所述凹窝结构与所述第二基片无接触，所述第一基片、所述凹窝结构和所述第二基片之间为中空结构。

4、可选的，所述第一基片和所述第二基片平行设置。

5、可选的，所述凹窝结构的底部平面与所述第二基片之间的距离为d1，所述第一基片和所述第二基片之间的距离为d2；其中，0.1d2≤d1＜0.5d2。

6、可选的，1μm≤d2≤3μm。

7、可选的，所述凹窝结构为轴对称结构。

8、可选的，所述凹窝结构的形状为圆台，所述凹窝的顶部平面与所述第二基片的平面平行。

9、可选的，所述第一基片与电源连接，所述第二基片接地。

10、可选的，所述第一基片的电压值高于所述第二基片的电压值。

11、可选的，所述第一基片的电压值低于所述第二基片的电压值。

12、可选的，所述第一基片为多晶硅；所述第二基片为掺磷多晶硅；所述凹窝结构为氮化硅绝缘体。

13、综上，本申请提供的一种热电子器件，包括第一基片和第二基片；第一基片的中心区域设置有凹窝结构；凹窝结构为绝缘体，其在第二基片的正投影为圆型，其向下形成凹窝状；凹窝结构与第二基片无接触，第一基片、凹窝结构和第二基片之间为中空结构。采用空气隔离和凹窝结构的组合形式，其结构简单，不同于cmos电路中热电子产生通过漏电等间接方法推断，该热电子器件可以直接观察到热电子的产生，同时具有制样工序相对简单，精度高，制样成功率高的优势。

技术特征：

1.一种热电子器件，其特征在于，包括第一基片和第二基片；

2.根据权利要求1所述的热电子器件，其特征在于，所述第一基片和所述第二基片平行设置。

3.根据权利要求1所述的热电子器件，其特征在于，所述凹窝结构的底部平面与所述第二基片之间的距离为d1，所述第一基片和所述第二基片之间的距离为d2；其中，0.1d2≤d1＜0.5d2。

4.根据权利要求3所述的热电子器件，其特征在于，1μm≤d2≤3μm。

5.根据权利要求1所述的热电子器件，其特征在于，所述凹窝结构为轴对称结构。

6.根据权利要求1所述的热电子器件，其特征在于，所述凹窝结构的形状为圆台，所述凹窝的顶部平面与所述第二基片的平面平行。

7.根据权利要求1所述的热电子器件，其特征在于，所述第一基片与电源连接，所述第二基片接地。

8.根据权利要求7所述的热电子器件，其特征在于，所述第一基片的电压值高于所述第二基片的电压值。

9.根据权利要求7所述的热电子器件，其特征在于，所述第一基片的电压值低于所述第二基片的电压值。

10.根据权利要求1所述的热电子器件，其特征在于，所述第一基片为多晶硅；所述第二基片为掺磷多晶硅；所述凹窝结构为氮化硅绝缘体。

技术总结
本申请公开了一种热电子器件，包括第一基片和第二基片；第一基片的中心区域设置有凹窝结构；凹窝结构为绝缘体，其在第二基片的正投影为圆型，其向下形成凹窝状；凹窝结构与第二基片无接触，第一基片、凹窝结构和第二基片之间为中空结构。采用空气隔离和凹窝结构的组合形式，其结构简单，不同于CMOS电路中热电子产生通过漏电等间接方法推断，该热电子器件可以直接观察到热电子的产生，同时具有制样工序相对简单，精度高，制样成功率高的优势。

技术研发人员：朱雷,梁伟德,郭晋豪,迪内史瓦兰·奈度·古纳兰,阿图·拉格·阿南德,张兮,李晓旻
受保护的技术使用者：胜科纳米（苏州）股份有限公司
技术研发日：20230628
技术公布日：2024/1/15