高速数据时钟锁定环路和高速串口发射机

本公开涉及控制，尤其涉及一种高速数据时钟锁定环路和高速串口发射机。

背景技术：

1、高速串口发射机的数据路径和时钟路径存在延时差异，导致电路中的真实采样点偏离由相位裕量保证的理想采样点(通常是数据的正中间)。随着数据率的提升，以ui为单位的相位裕量逐渐减小，在总时序裕量中的占比逐渐降低，延时失配对合路采样点的影响逐渐变大，如不进行仔细考虑和控制则会导致时序违例。

技术实现思路

1、本公开提供一种高速数据时钟锁定环路和高速串口发射机，以解决上述技术问题。

2、根据本公开的第一方面，提供一种基于相位插值器的高速数据时钟锁定环路，包括：数据通路和时钟通路；所述时钟通路与所述数据通路电连接，用于为所述数据通路提供时钟信号；所述时钟通路包括相位插值器；

3、所述相位插值器，用于调整第一时钟信号的相位，得到第二时钟信号；

4、所述数据通路，用于根据所述第二时钟信号进行数据串化处理。

5、可选地，所述相位插值器包括多个切片电路；所述多个切片电路的各个切片电路用于对第一时钟信号进行相位调整，得到第二时钟信号；所述多个切片电路的任意两个切片电路所输出的第二时钟信号具有相同的占空比和相位关系。

6、可选地，所述各个切片电路包括信号选择单元、第一转换单元、第二转换单元和信号转换单元；所述信号选择单元的输入端用于接收第一时钟信号，所述信号选择单元的输出端分别与所述第一转换单元的输入端和所述第二转换单元的输入端电连接；所述第一转换单元的输出端和所述第二转换单元的输出端分别与所述信号转换单元的输入端电连接；所述信号转换单元的输出端用于输出所述第二时钟信号；

7、所述信号选择单元，用于从所述第一时钟信号内选择一对90度相位间隔的时钟信号，得到第一子时钟信号和第二子时钟信号；

8、所述第一转换单元，用于根据所述第一子时钟信号生成携带相位信息的第一电压信号；

9、所述第二转换单元，用于根据所述第二子时钟信号生成携带相位信息的第二电压信号；

10、所述信号转换单元，用于根据所述第一电压信号和所述第二电压信号生成第二时钟信号。

11、可选地，所述信号选择单元采用4：2多路复用器实现。

12、可选地，所述第一转换单元包括斜率调整器和相位电压转换单元；所述斜率调整器与所述相位电压转换单元电连接；

13、所述斜率调整器，用于调整第一子时钟信号的时钟斜率，得到第三子时钟信号；

14、所述相位电压转换单元，用于生成包含所述第三子时钟信号的时钟相位的第一电压信号。

15、可选地，所述相位电压转换单元包括第一开关器件、第二开关器件、第一开关集合和第二开关集合；所述第一开关集合的第一端和第二端之间并联多个开关器件，所述第二开关集合的第一端和第二端之间并联多个开关器件；所述第一开关器件的第一端与第一电平线电连接，所述第一开关器件的第一端与所述第一开关集合的第一端电连接，所述第一开关器件的控制端与所述斜率调整器的输出端电连接；所述第二开关集合的第一端与所述第一开关集合的第二端电连接，所述第二开关集合的第二端与所述第二开关器件的第一端电连接；所述第二开关器件的第二端与第二电平线电连接，所述第二开关器件的控制端与所述斜率调整器的输出端电连接；

16、所述第一开关器件，用于在接收到所述第三子时钟信号时切换到导通状态；

17、所述第一开关集合，用于在接收到第一控制信号时将至少一个开关器件切换到导通状态；

18、所述第二开关集合，用于在接收到第二控制信号时将至少一个开关器件切换到导通状态；

19、所述第二开关器件，用于在接收到所述第三子时钟信号时切换到导通状态。

20、可选地，所述斜率调整器采用第一反相器实现；

21、所述第一反相器的输入端与所述信号选择单元的输出端电连接，所述第一反相器的输出端与所述相位电压转换单元电连接，所述第一反相器的控制端用于接收第三控制信号；

22、所述第一反相器用于在接收到所述第三控制信号时调整第一子时钟信号的时钟斜率并进行反相处理，得到第三子时钟信号。

23、可选地，所述第一转换单元和所述第二转换单元采用相同电路实现。

24、可选地，所述信号转换单元采用第二反相器实现；

25、所述第二反相器的输入端分别与所述第一转换单元的输出端和所述第二转换单元的输出端电连接，所述第二反相器的输出端与相位电压转换单元的输出端电连接；

26、所述第二反相器用于获取所述第一电压信号和所述第二电压信号的电压合成信号，并对所述电压合成信号反相处理，得到所述生成第二时钟信号。

27、可选地，还包括控制环路；所述控制环路分别与所述数据通路与所述相位插值器的控制端电连接；

28、所述控制环路用于根据所述数据通路的时钟信号和单位脉冲信号生成控制信号并发送给所述相位插值器。

29、可选地，所述控制环路包括相位采集单元、鉴相器单元、滤波单元和状态机单元；

30、所述相位采集单元，用于采集所述数据通路的通路相位信息；

31、所述鉴相器单元，用于根据所述通路相位信息和单位脉冲信号生成鉴相结果信息；

32、所述滤波单元，用于对所述鉴相结果信息进行滤波处理，得到滤波结果信息；

33、所述状态机单元，用于根据所述滤波结果信息生成控制信号，所述控制信号用于控制所述相位插值器调整时钟信号的相位。

34、根据本公开的第二方面，提供一种高速串口发射机，包括如第一方面任一项所述的高速数据时钟锁定环路。

35、本公开的实施例提供的技术方案可以包括以下有益效果：

36、本实施例提供的基于相位插值器的高速数据时钟锁定环路，包括：数据通路和时钟通路；所述时钟通路与所述数据通路电连接，用于为所述数据通路提供时钟信号；所述时钟通路包括相位插值器；所述相位插值器，用于调整第一时钟信号的相位，得到第二时钟信号；所述数据通路，用于根据所述第二时钟信号进行数据串化处理。这样，本实施例通过增加相位插值器改变时钟通路的时钟相位，等效地改变数据通路的延时，完成延时匹配，满足多种极端条件(如工艺、电压、温度等条件)下时序窗口的要求。并且，本实施例中时钟通路无需增加缓冲路径中的缓冲器的级数和功耗，在较高数据率且较低时钟频率的方案中能够提高功耗收益。

37、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

技术特征：

1.一种基于相位插值器的高速数据时钟锁定环路，其特征在于，包括：数据通路和时钟通路；所述时钟通路与所述数据通路电连接，用于为所述数据通路提供时钟信号；所述时钟通路包括相位插值器；

2.根据权利要求1所述的高速数据时钟锁定环路，其特征在于，所述相位插值器包括多个切片电路；所述多个切片电路的各个切片电路用于对第一时钟信号进行相位调整，得到第二时钟信号；所述多个切片电路的任意两个切片电路所输出的第二时钟信号具有相同的占空比和相位关系。

3.根据权利要求2所述的高速数据时钟锁定环路，其特征在于，所述各个切片电路包括信号选择单元、第一转换单元、第二转换单元和信号转换单元；所述信号选择单元的输入端用于接收第一时钟信号，所述信号选择单元的输出端分别与所述第一转换单元的输入端和所述第二转换单元的输入端电连接；所述第一转换单元的输出端和所述第二转换单元的输出端分别与所述信号转换单元的输入端电连接；所述信号转换单元的输出端用于输出所述第二时钟信号；

4.根据权利要求3所述的高速数据时钟锁定环路，其特征在于，所述信号选择单元采用4：2多路复用器实现。

5.根据权利要求3所述的高速数据时钟锁定环路，其特征在于，所述第一转换单元包括斜率调整器和相位电压转换单元；所述斜率调整器与所述相位电压转换单元电连接；

6.根据权利要求5所述的高速数据时钟锁定环路，其特征在于，所述相位电压转换单元包括第一开关器件、第二开关器件、第一开关集合和第二开关集合；所述第一开关集合的第一端和第二端之间并联多个开关器件，所述第二开关集合的第一端和第二端之间并联多个开关器件；所述第一开关器件的第一端与第一电平线电连接，所述第一开关器件的第一端与所述第一开关集合的第一端电连接，所述第一开关器件的控制端与所述斜率调整器的输出端电连接；所述第二开关集合的第一端与所述第一开关集合的第二端电连接，所述第二开关集合的第二端与所述第二开关器件的第一端电连接；所述第二开关器件的第二端与第二电平线电连接，所述第二开关器件的控制端与所述斜率调整器的输出端电连接；

7.根据权利要求5所述的高速数据时钟锁定环路，其特征在于，所述斜率调整器采用第一反相器实现；

8.根据权利要求3所述的高速数据时钟锁定环路，其特征在于，所述第一转换单元和所述第二转换单元采用相同电路实现。

9.根据权利要求3所述的高速数据时钟锁定环路，其特征在于，所述信号转换单元采用第二反相器实现；

10.根据权利要求1所述的高速数据时钟锁定环路，其特征在于，还包括控制环路；所述控制环路分别与所述数据通路与所述相位插值器的控制端电连接；

11.根据权利要求10所述的高速数据时钟锁定环路，其特征在于，所述控制环路包括相位采集单元、鉴相器单元、滤波单元和状态机单元；

12.一种高速串口发射机，其特征在于，包括如权利要求1～11任一项所述的高速数据时钟锁定环路。

技术总结
本公开提供一种高速数据时钟锁定环路和高速串口发射机。该电路包括：数据通路和时钟通路；所述时钟通路与所述数据通路电连接，用于为所述数据通路提供时钟信号；所述时钟通路包括相位插值器；所述相位插值器，用于调整第一时钟信号的相位，得到第二时钟信号；所述数据通路，用于根据所述第二时钟信号进行数据串化处理。本实施例通过增加相位插值器改变时钟通路的时钟相位，等效地改变数据通路的延时，完成延时匹配，满足多种极端条件下时序窗口的要求。并且，本实施例中时钟通路无需增加缓冲路径中的缓冲器的级数和功耗，在较高数据率且较低时钟频率的方案中能够提高功耗收益。

技术研发人员：朱富强,王佳维,王自强
受保护的技术使用者：清华大学
技术研发日：
技术公布日：2024/6/5