半导体存储器装置和包括其的电子系统的制作方法

本发明构思大体上涉及一种半导体存储器装置、一种制造该半导体存储器装置的方法以及一种包括该半导体存储器装置的电子系统，更具体地，涉及一种包括通过接合垫(bonding pad，也称为“接合焊盘”)彼此结合的外围电路结构和单元阵列结构的半导体存储器装置、一种制造该半导体存储器装置的方法以及一种包括该半导体存储器装置的电子系统。

背景技术：

1、可能需要一种能够存储大量数据的半导体装置作为电子系统的一部分。可能需要半导体装置的更高的集成度以满足消费者对大数据存储容量、优异性能和廉价价格的需求。在二维或平面半导体装置的情况下，由于它们的集成主要可以由单位存储器单元所占据的面积决定，因此集成度会受精细图案形成技术的水平影响。然而，可能需要极其昂贵的工艺设备来提高图案细度，并且会对提高二维或平面半导体装置的集成度设定实际限制。因此，最近已经提出了包括三维布置的存储器单元的三维半导体存储器装置。

技术实现思路

1、发明构思的目的是提供一种具有改善的电特性和可靠性的三维半导体存储器装置及其制造方法。

2、发明构思的目的是提供一种能够简化工艺的三维半导体存储器装置及其制造方法。

3、发明构思要解决的问题不限于上面提及的问题，并且本公开可以提供在此未明确讨论解决方案的其它问题对于本领域技术人员而言可以从下面的描述中变得清楚。

4、根据发明构思的一些实施例的半导体存储器装置可以包括单元阵列结构和外围电路结构。单元阵列结构可以包括：第一堆叠结构、在第一堆叠结构上的第二堆叠结构和在第二堆叠结构上的第三堆叠结构，第一堆叠结构至第三堆叠结构中的每个包括多条字线；垂直沟道结构，穿透(即，延伸到或穿过)第一堆叠结构至第三堆叠结构；以及第二单元接触插塞，延伸到第一堆叠结构至第三堆叠结构中并在第二堆叠结构中的第二字线的端部处连接到第二接触垫，并且第二单元接触插塞可以包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。

5、根据本发明构思的一些实施例的半导体存储器装置可以包括外围电路结构和在外围电路结构上的单元阵列结构。单元阵列结构可以包括半导体层、在半导体层上的第一堆叠结构、在第一堆叠结构上的第二堆叠结构以及在第二堆叠结构上的第三堆叠结构，第一堆叠结构至第三堆叠结构设置在半导体层与外围电路结构之间并且均包括多条字线。单元阵列结构还可以包括延伸到第一堆叠结构至第三堆叠结构中的垂直沟道结构、延伸到第一堆叠结构至第三堆叠结构中并在第一堆叠结构中的第一字线的端部处连接到第一接触垫的第一单元接触插塞、延伸到第一堆叠结构至第三堆叠结构中并在第二堆叠结构中的第二字线的端部处连接到第二接触垫的第二单元接触插塞、以及延伸到第一堆叠结构至第三堆叠结构中并在第三堆叠结构中的第三字线的端部处连接到第三接触垫的第三单元接触插塞。第二单元接触插塞可以包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。

6、根据发明构思的一些实施例的电子系统可以包括三维半导体存储器装置，所述三维半导体存储器装置包括：外围电路结构和设置在外围电路结构上单元阵列结构，单元阵列结构包括单元阵列区域和单元阵列接触区域；以及控制器，通过输入/输出垫电连接到三维半导体存储器装置并且控制三维半导体存储器装置。单元阵列结构还可以包括：第一堆叠结构、第二堆叠结构和第三堆叠结构，均包括多条字线；垂直沟道结构，穿透第一堆叠结构至第三堆叠结构；以及第二单元接触插塞，穿透第一堆叠结构至第三堆叠结构并穿透设置在第二堆叠结构中的第二字线的端部处的第二接触垫，并且第二单元接触插塞可以包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。

技术特征：

1.一种半导体存储器装置，所述半导体存储器装置包括：

2.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：第三单元接触插塞，延伸到第一堆叠结构至第三堆叠结构中并且在第三堆叠结构中的第三字线的端部处连接到第三接触垫，

3.根据权利要求2所述的半导体存储器装置，其中，第三单元接触插塞在第一堆叠结构和第二堆叠结构的连接部分处不包括水平突起。

4.根据权利要求2所述的半导体存储器装置，所述半导体存储器装置还包括：第一单元接触插塞，延伸到第一堆叠结构至第三堆叠结构中并且在第一堆叠结构中的第一字线的端部处连接到第一接触垫，

5.根据权利要求4所述的半导体存储器装置，其中，第二单元接触插塞在第一单元接触插塞与垂直沟道结构之间，并且

6.根据权利要求4所述的半导体存储器装置，其中，第三单元接触插塞、第二单元接触插塞和第一单元接触插塞在远离垂直沟道结构延伸的水平方向上重复布置多次。

7.根据权利要求1所述的半导体存储器装置，其中，第一水平突起与外围电路结构间隔开，第二接触垫位于第一水平突起与外围电路结构之间。

8.根据权利要求1所述的半导体存储器装置，其中，第一水平突起与第二接触垫竖直叠置。

9.根据权利要求1所述的半导体存储器装置，其中，第二单元接触插塞在第二堆叠结构和第三堆叠结构的连接部分处不包括水平突起。

10.根据权利要求1所述的半导体存储器装置，其中，第二单元接触插塞在邻近于第一水平突起的区域中具有第一水平宽度，

11.根据权利要求10所述的半导体存储器装置，其中，第一水平突起的剖面厚度小于第二水平宽度。

12.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：绝缘间隔件，将第二单元接触插塞与第一堆叠结构的第一字线和第三堆叠结构的第三字线水平分离。

13.一种半导体存储器装置，所述半导体存储器装置包括：

14.根据权利要求13所述的半导体存储器装置，其中，第三单元接触插塞包括第二水平突起，第二水平突起具有在第三堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。

15.根据权利要求14所述的半导体存储器装置，其中，第三单元接触插塞在第一堆叠结构和第二堆叠结构的连接部分处不包括水平突起。

16.根据权利要求13所述的半导体存储器装置，其中，第一单元接触插塞不包括水平突起。

17.根据权利要求14所述的半导体存储器装置，其中，第三单元接触插塞、第二单元接触插塞和第一单元接触插塞在远离垂直沟道结构延伸的水平方向上重复布置多次。

18.根据权利要求13所述的半导体存储器装置，其中，第一水平突起在第二接触垫与上绝缘层之间。

19.根据权利要求13所述的半导体存储器装置，其中，第二单元接触插塞在第二堆叠结构和第三堆叠结构的连接部分处不包括水平突起。

20.一种电子系统，所述电子系统包括：

技术总结
提供了半导体存储器装置和包括其的电子系统。所述半导体存储器装置包括单元阵列结构和外围电路结构。单元阵列结构包括第一堆叠结构、在第一堆叠结构上的第二堆叠结构和在第二堆叠结构上的第三堆叠结构，第一堆叠结构至第三堆叠结构中的每个包括多条字线、延伸到第一堆叠结构至第三堆叠结构中的垂直沟道结构以及延伸到第一堆叠结构至第三堆叠结构中并且在第二堆叠结构中的第二字线的端部处连接到第二接触插塞的第二单元接触插塞。第二单元接触插塞包括第一水平突起，第一水平突起具有在第一堆叠结构和第二堆叠结构的连接部分处不连续地增大的水平宽度。

技术研发人员：金志荣,金俊亨,权俊瑛,金是完,成锡江
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2025/2/17