半导体器件及其制作方法与流程

本申请是关于一种半导体器件及其制作方法，特别是一种具有位线结构的半导体器件及其制作方法。

背景技术：

1、随着各种电子产品朝小型化发展的趋势，半导体器件的设计也必须符合高积集度及高密度的要求。对于具备凹入式闸极结构的动态随机存取存储器(dynamic randomaccess memory，dram)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构的动态随机存取记忆体。一般来说，具备凹入式闸极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成阵列区，用来存储信息，而每一个存储单元可由晶体管组件与电容器组件串联组成，以接收来自字线(word line，wl)及位线(bitline，bl)的电压信息。因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术或结构还待进一步改良以有效提升相关存储器件的效能及可靠度。

技术实现思路

1、本申请之一目的在于提供一种半导体器件，通过在位线结构的导电层上设置顶面等高、堆叠材料不同的绝缘堆叠结构，使得所述位线结构得以在相应的延伸区域达到不同的绝缘效果。由此，本申请的半导体器件具有更为优化的组件结构与效能，从而提高半导体器件的操作表现。

2、本申请之一目的在于提供一种半导体器件的制作方法，在同时横跨有源区和浅沟槽隔离的位线结构的导电层上形成顶面等高、堆叠材料不同的绝缘堆叠结构，使得所述位线结构得以在相应的延伸区域达到不同的绝缘效果。由此，本申请的制作方法能够形成结构与效能更为优化的半导体器件。

3、为达上述目的，本申请的一实施例提供一种半导体器件，包括衬底，浅沟槽隔离，和多个位线结构。所述衬底包括多个有源区。所述浅沟槽隔离设置在所述衬底中，包括高于所述衬底的表面的第一绝缘层和低于所述衬底的所述表面的第二绝缘层，所述第二绝缘层位于所述第一绝缘层上。所述位线结构设置在所述衬底上，在第一方向上延伸并在垂直于所述第一方向的第二方向排列，各所述位线结构至少包括设置在所述衬底上的导电层。其中，至少一所述位线结构在所述第一方向上横跨所述有源区、和所述浅沟槽隔离的所述第一绝缘层和所述第二绝缘层。所述至少一所述位线结构分别在所述有源区、和所述浅沟槽隔离的所述第一绝缘层和所述第二绝缘层上具有第一绝缘堆叠结构、第二绝缘堆叠结构和第三绝缘堆叠结构。所述第一绝缘堆叠结构、所述第二绝缘堆叠结构和所述第三绝缘堆叠结构包括互相在同一水平面上的顶面和不同的堆叠材料。

4、为达上述目的，本申请的另一实施例提供一种半导体器件的制作方法，包括以下步驟。提供衬底，所述衬底包括多个有源区。在所述衬底中形成浅沟槽隔离，所述浅沟槽隔离包括高于所述衬底的表面的第一绝缘层和低于所述衬底的所述表面的第二绝缘层，所述第二绝缘层位于所述第一绝缘层上。在所述衬底上形成多个位线结构，所述位线结构在第一方向上延伸并在垂直于所述第一方向的第二方向排列，各所述位线结构至少包括设置在所述衬底上的导电层。其中，至少一所述位线结构在所述第一方向上横跨所述有源区、和所述浅沟槽隔离的所述第一绝缘层和所述第二绝缘层。所述至少一所述位线结构分别在所述有源区、和所述浅沟槽隔离的所述第一绝缘层和所述第二绝缘层上具有第一绝缘堆叠结构、第二绝缘堆叠结构和第三绝缘堆叠结构。所述第一绝缘堆叠结构、所述第二绝缘堆叠结构和所述第三绝缘堆叠结构包括互相在同一水平面上的顶面和不同的堆叠材料。

5、除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本申请实施例提供的半导体器件及其制作方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述第二绝缘堆叠结构包括彼此物理性接触且由下而上依序设置在所述导电层上的第一盖层和第二盖层，所述第三绝缘堆叠结构包括彼此物理性接触且由下而上依序设置在所述导电层上的所述第一盖层、阻挡层、氧化层和所述第二盖层。

3.根据权利要求2所述的半导体器件，其特征在于，所述第二绝缘堆叠结构的所述第一盖层的最顶面高于所述第三绝缘堆叠结构所述第一盖层的最顶面。

4.根据权利要求2所述的半导体器件，其特征在于，所述第一绝缘堆叠结构包括彼此物理性接触且由下而上依序设置在所述导电层上的所述第一盖层、所述阻挡层和所述第二盖层。

5.根据权利要求2所述的半导体器件，其特征在于，所述第一绝缘堆叠结构的所述第一盖层的最顶面高于所述第三绝缘堆叠结构所述第一盖层的所述最顶面，并低于所述第二绝缘堆叠结构的所述第一盖层的所述最顶面。

6.根据权利要求2所述的半导体器件，其特征在于，所述浅沟槽隔离还包括第三绝缘层，所述第三绝缘层的顶面低于所述衬底的所述表面和所述第一绝缘层的顶面，所述第三绝缘层的所述顶面高于所述第二绝缘层的顶面，所述第一绝缘层位于所述第三绝缘层上。

7.根据权利要求6所述的半导体器件，其特征在于，至少一所述位线结构还包括设置在所述第二绝缘层上的第四绝缘堆叠结构，其中，所述第四绝缘堆叠结构包括间隙壁层、所述阻挡层、所述氧化层和所述第二盖层。

8.根据权利要求7所述的半导体器件，其特征在于，所述第四绝缘堆叠结构的顶面、所述第一绝缘堆叠结构的所述顶面、所述第二绝缘堆叠结构的所述顶面和所述第三绝缘堆叠结构的所述顶面位在同一平面上。

9.根据权利要求7所述的半导体器件，其特征在于，还包括：

10.根据权利要求9所述的半导体器件，其特征在于，所述第一覆盖层与所述阻挡层包括相同材料，所述第二覆盖层与所述氧化层包括相同材料，且所述第三覆盖层与所述第二盖层包括相同材料。

11.一种半导体器件的制作方法，其特征在于，包括：

12.根据权利要求11所述的半导体器件的制作方法，其特征在于，还包括：

13.根据权利要求12所述的半导体器件的制作方法，其特征在于，还包括：

14.根据权利要求13所述的半导体器件的制作方法，其特征在于，形成在所述浅沟槽隔离的所述第一绝缘层上方的所述导电层上的所述第一盖层和所述第二盖层共同形成所述第二绝缘堆叠结构，形成在所述浅沟槽隔离的所述第二绝缘层上方的所述导电层上的所述第一盖层、所述阻挡层、所述氧化层和所述第二盖层共同形成所述第三绝缘堆叠结构，其中，所述第二绝缘堆叠结构的所述第一盖层的最顶面高于所述第三绝缘堆叠结构的所述第一盖层的最顶面。

15.根据权利要求14所述的半导体器件的制作方法，其特征在于，形成在所述第二绝缘层上方的所述间隙壁层、所述阻挡层、所述氧化层和所述第二盖层共同形成第四绝缘堆叠结构。

16.根据权利要求15所述的半导体器件的制作方法，其特征在于，所述第四绝缘堆叠结构的顶面、所述第一绝缘堆叠结构的所述顶面、所述第二绝缘堆叠结构的所述顶面和所述第三绝缘堆叠结构的所述顶面位在同一平面上。

17.根据权利要求14所述的半导体器件的制作方法，其特征在于，形成在所述有源区上方的所述导电层上的所述第一盖层、所述阻挡层和所述第二盖层共同形成第一绝缘堆叠结构。

18.根据权利要求17所述的半导体器件的制作方法，其特征在于，所述第一绝缘堆叠结构的所述第一盖层的最顶面高于所述第三绝缘堆叠结构的所述第一盖层的所述最顶面，并低于所述第二绝缘堆叠结构的所述第一盖层的所述最顶面。

19.根据权利要求11所述的半导体器件的制作方法，其特征在于，还包括：

20.根据权利要求19所述的半导体器件的制作方法，其特征在于，所述第一覆盖层与阻挡层包括相同材料，所述第二覆盖层与氧化层包括相同材料，且所述第三覆盖层与第二盖层包括相同材料。

技术总结
本申请公开了半导体器件及其制作方法，包括衬底，浅沟槽隔离，和多个位线结构。衬底包括多个有源区。浅沟槽隔离设置在衬底中，包括高于衬底的表面的第一绝缘层和低于衬底的表面的第二绝缘层。位线结构设置在衬底上，至少包括导电层。至少一位线结构横跨有源区和浅沟槽隔离的第一绝缘层和第二绝缘层，并且分别具有第一绝缘堆叠结构、第二绝缘堆叠结构和第三绝缘堆叠结构。第一绝缘堆叠结构、第二绝缘堆叠结构和第三绝缘堆叠结构包括彼此共平面的顶面和不同的堆叠材料。由此，位线结构的组件效能得以提升，从而优化半导体器件的操作表现。

技术研发人员：冯立伟,张钦福,许艺蓉
受保护的技术使用者：福建省晋华集成电路有限公司
技术研发日：
技术公布日：2024/10/21