存储器及其制备方法与流程

本申请总体上涉及电子器件领域，并且更具体的，涉及一种存储器及其制备方法。

背景技术：

1、半导体存储器是信息技术的基础，作为下一代的非易失半导体存储器的候选者，相变存储器（phase change random access memory，pcram）由于高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，得到广泛的关注。

2、现有三维相变存储器的制备是先通过刻蚀工艺定义存储区块和存储区块之间的外围区域，然后进行字线和字线触点的制备。

3、但是在定义存储区块的刻蚀工艺中，需要增加牺牲层（例如氮化硅）保护存储区块内存储叠层之间的介质层不被刻蚀，这不仅增加成本，该牺牲层还会为后续化学机械研磨（chemical mechanical polishing，cmp）带来研磨问题。

技术实现思路

1、本申请的目的在于提供一种存储器及其制备方法，旨在降低成本和解决牺牲层带来的研磨问题。

2、第一方面，本申请提供一种存储器的制备方法，包括：

3、在基底上形成存储叠层阵列和第一介质层；所述存储叠层阵列包括间隔设置的存储叠层和位于所述存储叠层远离所述基底一侧的图案化掩膜层，所述第一介质层填充于相邻所述存储叠层之间以及所述存储叠层阵列的外围区域；

4、去除所述图案化掩膜层；

5、形成覆盖所述存储叠层的顶电极的第一导电层；

6、去除所述外围区域的第一导电层和第一介质层，并在所述外围区域中填充第二介质层。

7、在一些实施例中，去除所述图案化掩膜层的步骤包括：

8、对所述图案化掩膜层和所述第一介质层进行化学机械研磨，去除所述图案化掩膜层以及部分所述第一介质层。

9、在一些实施例中，去除所述外围区域的第一导电层和第一介质层形成外围区域，并在所述外围区域中填充第二介质层的步骤包括：

10、去除所述外围区域的第一导电层和第一介质层，形成位于所述外围区域的沟槽；

11、在所述沟槽内和所述第一导电层远离所述存储叠层的一侧形成初始第二介质层；

12、对所述初始第二介质层进行化学机械研磨形成所述第二介质层，所述化学机械研磨停在所述第一导电层远离所述存储叠层的表面。

13、在一些实施例中，还包括：

14、在所述外围区域中形成贯穿所述第二介质层的通孔；

15、形成覆盖所述第一导电层的第二导电层和填充所述通孔的导电触点。

16、在一些实施例中，还包括：

17、对所述第二导电层进行刻蚀，形成多条相互平行的第二导电线，同时对所述第一导电层进行刻蚀，形成多条相互平行的第一导电线，所述第一导电线与所述第二导电线一一对应，且以对应的所述第二导电线自对准。

18、在一些实施例中，还包括：

19、以所述第二导电线为掩模对所述存储叠层进行刻蚀形成存储单元；

20、其中，多个所述存储单元沿第一方向排列成一列，且一条所述第一导电线连接一列所述存储单元。

21、在一些实施例中，所述第一介质层为旋涂介质层，所述第二介质层为氧化硅层。

22、第二方面，本申请提供一种存储器，包括：

23、存储单元，位于基底上；

24、第一介质层和第二介质层，位于所述基底上，且所述第一介质层位于所述相邻所述存储单元之间，所述第二介质层位于所述第一介质层上和所述存储单元的外围区域内；

25、多条第一导电线，位于所述第一介质层和所述存储单元远离所述基底的一侧，每一所述第一导电线覆盖一行或一列所述存储单元的顶电极；

26、多条第二导电线，与所述第一导电线一一对应，覆盖对应的所述第一导电线并延伸至所述外围区域。

27、在一些实施例中，所述第一导电线远离所述基底的表面与所述第二介质层远离所述基底的表面齐平。

28、在一些实施例中，还包括：

29、导电触点，位于所述外围区域中且贯穿所述第二介质层，所述导电触点与所述第二导电线连接。

30、本申请提供一种存储器及其制备方法，先在基底上形成存储叠层阵列和第一介质层，所述存储叠层阵列包括间隔设置的存储叠层和位于所述存储叠层远离所述基底一侧的图案化掩膜层，所述第一介质层填充于相邻所述存储叠层之间以及所述存储叠层阵列的外围区域。然后去除所述图案化掩膜层，接着形成覆盖所述存储叠层的顶电极的第一导电层。最后去除所述外围区域的第一导电层和第一介质层，并在所述外围区域中填充第二介质层。本申请先去除图案化掩膜层露出存储叠层的顶电极，之后再形成连接顶电极的第一导电层，最后去除外围区域的第一导电层和第一介质层并在所述外围区域中填充第二介质层，因此第一导电层可以保护相邻存储叠层之间的第一介质层不被去除，不需要另外增加牺牲层来起保护作用，因此可以简化工艺降低成本，而且可以解决牺牲层为后续cmp工艺带来的研磨问题。

技术特征：

1.一种存储器的制备方法，其特征在于，包括：

2.根据权利要求1所述的存储器的制备方法，其特征在于，去除所述图案化掩膜层的步骤包括：

3.根据权利要求1所述的存储器的制备方法，其特征在于，去除所述外围区域的第一导电层和第一介质层形成外围区域，并在所述外围区域中填充第二介质层的步骤包括：

4.根据权利要求1所述的存储器的制备方法，其特征在于，还包括：

5.根据权利要求4所述的存储器的制备方法，其特征在于，还包括：

6.根据权利要求5所述的存储器的制备方法，其特征在于，还包括：

7.根据权利要求1所述的存储器的制备方法，其特征在于，所述第一介质层为旋涂介质层，所述第二介质层为氧化硅层。

8.一种存储器，其特征在于，包括：

9.根据权利要求8所述的存储器，其特征在于，所述第一导电线远离所述基底的表面与所述第二介质层远离所述基底的表面齐平。

10.根据权利要求8所述的存储器，其特征在于，还包括：

技术总结
本申请提供了一种存储器及其制备方法，先在基底上形成存储叠层阵列和第一介质层，存储叠层阵列包括间隔设置的存储叠层和位于存储叠层远离基底一侧的图案化掩膜层，第一介质层填充于相邻存储叠层之间以及存储叠层阵列的外围区域。然后去除图案化掩膜层，接着形成覆盖存储叠层的顶电极的第一导电层。最后去除外围区域的第一导电层和第一介质层，并在外围区域中填充第二介质层。因此第一导电层可以保护相邻存储叠层之间的第一介质层不被去除，不需要另外增加牺牲层来起保护作用，因此可以简化工艺降低成本，而且可以解决牺牲层为后续CMP工艺带来的研磨问题。

技术研发人员：刘正昕,明帆,刘峻
受保护的技术使用者：新存科技（武汉）有限责任公司
技术研发日：
技术公布日：2024/9/29