半导体器件及其制备方法与流程

本发明涉及半导体，尤其涉及一种半导体器件及其制备方法。

背景技术：

1、由堆叠的下极板、介电层、上极板构成的mim(metal-insulator-metal)电容具有q值较高、耐压性能佳以及低esr(等效串联电阻)等特性，并且与集成电路的工艺兼容性较好，目前在半导体装置中被广泛应用。

2、现有工艺mim电容是衬底上形成栅极结构之后再单独制作的，且mim电容集成在后段金属互联层间，集成度不高，且制备成本也较高。

技术实现思路

1、本发明的目的在于提供一种半导体器件及其制备方法，以解决现有的mim电容集成度低、制备成本高等问题。

2、为了达到上述目的，本发明提供了一种半导体器件，包括：

3、衬底，所述衬底中具有沟槽隔离结构，所述沟槽隔离结构定义出有源区；

4、彼此隔离的第一栅电极层和第二栅电极层，所述第一栅电极层位于所述沟槽隔离结构上，所述第二栅电极层位于所述有源区上；以及，

5、堆叠结构，包括依次堆叠的介电层和导电层，所述堆叠结构至少包括位于所述第一栅电极层上的第一部分，所述第一部分及所述第一栅电极层构成电容结构。

6、可选的，所述第一部分朝向靠近所述衬底的方向凹陷以与所述第一栅电极层接触，所述第一部分与所述第一栅电极层的接触部分为所述电容结构的有效区域。

7、可选的，所述第一栅电极层的侧壁和顶面上覆盖有第一栅介质层，所述第一部分位于所述第一栅介质层上，且所述第一部分凹陷形成的区域穿过所述第一栅介质层与所述第一栅电极层直接接触。

8、可选的，所述第一栅电极层构成所述电容结构的下极板，所述第一部分中的所述介电层构成所述电容结构的电介质，所述第一部分中的所述导电层构成所述电容结构的上极板，并且，所述上极板构成遮光层。

9、可选的，所述堆叠结构还包括第二部分，所述第二部分至少覆盖所述第二栅电极层的侧壁。

10、可选的，所述第二部分构成遮光层。

11、可选的，所述第一部分与所述第二部分彼此隔离。

12、可选的，还包括：

13、刻蚀停止层，位于所述衬底上，并顺形地覆盖所述衬底、所述第一栅电极层的侧壁和部分顶面及所述第二栅电极层的侧壁和部分顶面。

14、可选的，还包括：

15、层间介质层，位于所述衬底上，并覆盖所述衬底、所述第一栅电极层、所述第二栅电极层及所述堆叠结构；以及，

16、若干互联结构，位于所述层间介质层内，并分别与所述第一栅电极层、所述第二栅电极层和所述导电层互联。

17、可选的，所述电容结构位于所述半导体器件的第一层金属互联层下方。

18、本发明还提供了一种半导体器件的制备方法，包括：

19、提供衬底，所述衬底中具有沟槽隔离结构，所述沟槽隔离结构定义出有源区；

20、在所述衬底上形成彼此隔离的第一栅电极层和第二栅电极层，所述第一栅电极层位于所述沟槽隔离结构上，所述第二栅电极层位于所述有源区上；以及，

21、在所述衬底、所述第一栅电极层及所述第二栅电极层上形成堆叠结构，所述堆叠结构包括依次堆叠的介电层和导电层；以及，

22、去除所述堆叠结构的部分区域，以使所述堆叠结构至少包括位于所述第一栅电极层上的第一部分，所述第一部分与所述第一栅电极层构成电容结构。

23、可选的，形成所述第一栅电极层和所述第二栅电极层之后，还在所述第一栅电极层的顶面和侧壁形成第一栅介质层，并刻蚀以去除所述第一栅电极层的部分顶面上的所述第一栅介质层，形成凹槽；

24、形成所述堆叠结构时，所述堆叠结构填充所述凹槽，去除所述堆叠结构的部分区域之后，所述第一部分填充所述凹槽以与所述第一栅电极层直接接触，所述第一部分与所述第一栅电极层的接触部分为所述电容结构的有效区域。

25、可选的，刻蚀以去除所述堆叠结构的部分区域之后，剩余的所述堆叠结构还包括第二部分，所述第二部分至少覆盖所述第二栅电极层的侧壁，所述第二部分构成遮光层。

26、可选的，形成所述第一栅介质层时，还形成覆盖所述第二栅电极层的第二栅介质层；以及，

27、形成所述堆叠结构之前，顺形地在所述衬底、所述第一栅介质层及所述第二栅介质层上形成刻蚀停止层，并刻蚀以去除所述第一栅电极层的部分顶面上的所述第一栅介质层上和所述刻蚀停止层，形成所述凹槽。

28、可选的，形成所述电容结构之后，所述半导体器件的制备方法还包括：

29、在所述衬底、所述第一栅电极层、所述第二栅电极层及所述堆叠结构上形成层间介质层；以及，

30、在所述层间介质层内形成若干互联结构，所述互联结构分别与所述第一栅电极层、所述第二栅电极层和所述导电层互联。

31、可选的，形成所述堆叠结构之后，在所述堆叠结构上方形成所述半导体器件的金属互联层，使得所述电容结构位于所述半导体器件的第一层金属互联层下方。

32、在本发明提供的半导体器件中，包括衬底、彼此隔离的第一栅电极层和第二栅电极层及堆叠结构，所述衬底中具有沟槽隔离结构，所述沟槽隔离结构定义出有源区，所述第一栅电极层位于所述沟槽隔离结构上，所述第二栅电极层位于所述有源区上，所述堆叠结构包括依次堆叠的介电层和导电层，所述堆叠结构包括位于所述第一栅电极层上的第一部分，所述第一部分及所述第一栅电极层构成电容结构。本发明中，一方面，利用所述沟槽隔离结构上的所述第一栅电极层充当所述电容结构的一个极板，提高了所述电容结构的集成度，降低了制备成本；另一方面，所述第一部分与所述第一栅电极层的接触区域才为所述电容结构的有效区域，刻蚀所述堆叠结构时导致的边缘效应不会对所述电容结构的有效区域产生过多影响，从而不会影响所述电容结构的稳定性。相应的，本发明还提供了一种半导体器件的制备方法。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.如权利要求1所述的半导体器件，其特征在于，所述第一部分朝向靠近所述衬底的方向凹陷以与所述第一栅电极层接触，所述第一部分与所述第一栅电极层的接触部分为所述电容结构的有效区域。

3.如权利要求2所述的半导体器件，其特征在于，所述第一栅电极层的侧壁和顶面上覆盖有第一栅介质层，所述第一部分位于所述第一栅介质层上，且所述第一部分凹陷形成的区域穿过所述第一栅介质层与所述第一栅电极层直接接触。

4.如权利要求1～3中任一项所述的半导体器件，其特征在于，所述第一栅电极层构成所述电容结构的下极板，所述第一部分中的所述介电层构成所述电容结构的电介质，所述第一部分中的所述导电层构成所述电容结构的上极板，并且，所述上极板构成遮光层。

5.如权利要求1所述的半导体器件，其特征在于，所述堆叠结构还包括第二部分，所述第二部分至少覆盖所述第二栅电极层的侧壁。

6.如权利要求5所述的半导体器件，其特征在于，所述第二部分构成遮光层。

7.如权利要求4或5所述的半导体器件，其特征在于，所述第一部分与所述第二部分彼此隔离。

8.如权利要求1所述的半导体器件，其特征在于，还包括：

9.如权利要求1所述的半导体器件，其特征在于，还包括：

10.如权利要求1所述的半导体器件，其特征在于，所述电容结构位于所述半导体器件的第一层金属互联层下方。

11.一种半导体器件的制备方法，其特征在于，包括：

12.如权利要求11所述的半导体器件的制备方法，其特征在于，形成所述第一栅电极层和所述第二栅电极层之后，还在所述第一栅电极层的顶面和侧壁形成第一栅介质层，去除所述第一栅电极层的部分顶面上的所述第一栅介质层，形成凹槽；

13.如权利要求11或12所述的半导体器件的制备方法，其特征在于，去除所述堆叠结构的部分区域之后，剩余的所述堆叠结构还包括第二部分，所述第二部分至少覆盖所述第二栅电极层的侧壁，所述第二部分构成遮光层。

14.如权利要求12所述的半导体器件的制备方法，其特征在于，形成所述第一栅介质层时，还形成覆盖所述第二栅电极层的第二栅介质层；以及，

15.如权利要求11所述的半导体器件的制备方法，其特征在于，形成所述电容结构之后，所述半导体器件的制备方法还包括：

16.如权利要求11所述的半导体器件的制备方法，其特征在于，形成所述堆叠结构之后，在所述堆叠结构上方形成所述半导体器件的金属互联层，使得所述电容结构位于所述半导体器件的第一层金属互联层下方。

技术总结
本发明提供了一种半导体器件，包括衬底、彼此隔离的第一栅电极层和第二栅电极层及堆叠结构，衬底中具有沟槽隔离结构，沟槽隔离结构定义出有源区，第一栅电极层位于沟槽隔离结构上，第二栅电极层位于有源区上，堆叠结构包括依次堆叠的介电层和导电层，堆叠结构包括位于第一栅电极层上的第一部分，第一部分及第一栅电极层构成电容结构。本发明利用沟槽隔离结构上的第一栅电极层充当电容结构的一个极板，提高了电容结构的集成度，降低了制备成本；并且，第一部分与第一栅电极层的接触区域才为电容结构的有效区域，刻蚀堆叠结构时导致的边缘效应不会影响电容结构的稳定性。相应的，本发明还提供了一种半导体器件的制备方法。

技术研发人员：周俊,胡华,罗清威
受保护的技术使用者：武汉新芯集成电路股份有限公司
技术研发日：
技术公布日：2025/1/20